TSB41LV01
ieee 1394a 一个-端口 缆索
transceiver/arbiter
slls365 – 8月 1999
7
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能
终端
i/o 描述
名字 非.
i/o 描述
AGND 32, 33, 39,
48, 49, 50
– 相似物 电路 地面 管脚. 这些 管脚 应当 是 系 一起 至 这 低 阻抗 电路 板 地面
平面.
AV
DD
30, 31, 42,
51, 52
– 相似物 电路 电源 管脚. 一个 结合体 的 高 频率 解耦 电容 near 各自 管脚 是
建议的, 此类 作 paralleled 0.1
µ
f 和 0.001
µ
f. 更小的 频率 10
µ
f 过滤 电容 是 也
推荐. 这些 供应 管脚 是 separated 从 pllv
DD
和 dv
DD
内部的 至 这 设备 至 提供
噪音 分开. 它们 应当 是 系 在 一个 低 阻抗 要点 在 这 电路 板.
c/lkon 19 i/o 总线 manager contender 程序编制 输入 和 link-在 输出. 在 硬件 重置, 这个 管脚 是 使用 至 设置
这 default 值 的 这 contender 状态 表明 在 自-id. 程序编制 是 完毕 用 tying 这 管脚
通过 一个 10 k
Ω
电阻 至 一个 高 (contender) 或者 低 (不 contender). 这 电阻 准许 这 link-在 输出
至 override 这 输入. 不管怎样, 它 是 推荐 那 这个 管脚 应当 是 编写程序 低, 和 那 这
contender 状态 是 设置 通过 这 c 寄存器 位.
如果 这 tsb41lv01 是 使用 和 一个 llc 那 有 一个 专心致志的 管脚 为 monitoring lkon 和 也 设置 这
contender 状态, 然后 一个 1-k
Ω
序列 电阻 应当 是 放置 在 这 lkon 线条 在 这 phy 和 llc
至 阻止 总线 contention.
下列的 硬件 重置, 这个 管脚 是 这 link-在 输出, 这个 是 使用 至 notify 这 llc 至 电源-向上 和
变为 起作用的. 这 link-在 输出 是 一个 正方形的-波 信号 和 一个 时期 的 大概 163 ns (8
sysclk 循环) 当 起作用的. 这 link-在 输出 是 否则 驱动 低, 除了 在 硬件 重置
当 它 是 高 阻抗.
这 link-在 输出 是 使活动 如果 这 llc 是 inactive (lps inactive 或者 这 lctrl 位 cleared) 和 当:
一个) 这 phy receives 一个 link-在 phy 小包装板盒 addressed 至 这个 node,
b) 这 pei (端口-事件 中断) 寄存器 位 是 1, 或者
c) 任何 的 这 ctoi (配置-timeout 中断), cpsi (缆索-电源-状态 中断), 或者 stoi
(状态-timeout 中断) 寄存器 位 是 1 和 这 rpie (resuming-端口 中断 使能) 寄存器
位 是 也 1.
once 使活动, 这 link-在 输出 将 continue 起作用的 直到 这 llc 变为 起作用的 (两个都 lps 起作用的 和
这 lctrl 位 设置). 这 phy 也 deasserts 这 link-在 输出 当 一个 总线-重置 occurs 除非 这 link-在
输出 将 否则 是 起作用的 因为 一个 的 这 中断 位 是 设置 (i.e., 这 link-在 输出 是 起作用的
预定的 solely 至 这 reception 的 一个 link-在 phy 小包装板盒).
便条: 如果 一个 中断 情况 exists 这个 将 否则 导致 这 link-在 输出 至 是 使活动 如果 这
llc 是 inactive, 这 link-在 输出 将 是 使活动 当 这 llc subsequently 变为 inactive.
CNA 3 O 缆索 不 起作用的 输出. 这个 管脚 是 asserted 高 当 这 端口 是 不 接到 新当选的 偏差 电压.
CPS 24 I 缆索 电源 状态 输入. 这个 管脚 是 正常情况下 连接 至 缆索 电源 通过 一个 400 k
Ω
电阻. 这个
电路 驱动 一个 内部的 比较器 那 是 使用 至 发现 这 存在 的 缆索 电源.
CTL0
CTL1
4
5
i/o 控制 i/os. 这些 双向的 信号 控制 交流 在 这 tsb41lv01 和 这 llc. 总线
holders 是 建造 在 这些 terminals.
d0 – d7 6, 7, 8, 9,
10, 11, 12,
13
i/o 数据 i/os. 这些 是 双向的 数据 信号 在 这 tsb41lv01 和 这 llc. 总线 holders 是 建造
在 这些 terminals.
DGND 17, 18, 63,
64
– 数字的 电路 地面 管脚. 这些 管脚 应当 是 系 一起 至 这 低 阻抗 电路 板 地面
平面.
DV
DD
25, 26, 61,
62
– 数字的 电路 电源 管脚. 一个 结合体 的 高 频率 解耦 电容 near 各自 管脚 是
建议的, 此类 作 paralleled 0.1
µ
f 和 0.001
µ
f. 更小的 频率 10
µ
f 过滤 电容 是 也
推荐. 这些 供应 管脚 是 separated 从 pllv
DD
和 av
DD
内部的 至 这 设备 至 提供
噪音 分开. 它们 应当 是 系 在 一个 低 阻抗 要点 在 这 电路 板.
FILTER0
FILTER1
54
55
i/o pll 过滤 管脚. 这些 管脚 是 连接 至 一个 外部 电容 至 表格 一个 lag-含铅的 过滤 必需的 为
稳固的 运作 的 这 内部的 频率 乘法器 pll 运动 止 的 这 结晶 振荡器. 一个 0.1
µ
F
±
10%
电容 是 这 仅有的 外部 组件 必需的 至 完全 这个 过滤.
: 点此下载
