stv7617, stv7617d, STV7617U
7/17
块 图解
电路 描述
这 STV7617 包含 所有 这 逻辑 和 这 电源
电路 需要 至 驱动 rows 的 一个 Plasma dis-
播放 嵌板 (pdp). 数据 是 shifted 在 各自 低 至
高 转变 的 这 (clk) 变换 时钟. 之后 64 或者
65 shifts (取决于 在 sel) 这 第一 位 提交
在 (sin) 是 有 在 这 串行 输出 (sout).
这个 输出 能 是 使用 至 cascade 一些 driv-
ers 至 执行 任何 vertical 决议. clk, stb,
SIN 和 SOUT 输入 是 Smith 触发 输入.
BLK 和 HIZ logical 输入 是 内部 牵引的 至
水平的 ”1”. 这 最大 频率 的 这 变换
时钟 是 8 mhz.
变换 寄存器 输出 (p1, ... p65) 是 transferred
从 这 变换 寄存器 在 这 获得 平台 当 这
获得 输入 (stb) 是 在 低 水平的.
表格 1 : 输出 状态 配置
支持 电流 必须 不 是 sunk 在 这 电源 输出-
puts 至 VPP 当 这 电源 供应 是 应用 和
输出 state 是 在 HIZ 或者 在 高 状态. V
SSSUB
和
V
SSLOG
必须 是 连接 作 关闭 作 可能 至
这 logical 涉及 地面 的 这 应用.
表格 2 : 变换 寄存器 真实 表格
表格 3 : 电源 输出 配置
P1 P65
获得
Q1 Q65Q2 Q64
S65S1
V
SSP
V
PP
V
CC
V
SSLOG
SOUT (sin)
SIN (sout)
STB
BLK
HIZ
OUT1 OUT65
STV7617
CLK
V
PP
V
SSP
V
PP
V
SSP
V
CC
V
CC
V
SSS UB
OUT64
65-位 变换 寄存器
SEL
f/r
转变
STB BLK HIZ Output 状态
* L L 高 阻抗
LLH
Inverted copy 的 输入
数据
H L H 数据 latched
* H L 低 水平的
* H H 高 水平的
f/r CLK SIN SOUT Comments
H 上升 在 输出 向前 变换
H L 或者 H 在 输出 稳步的
L 上升 输出 在 反转 变换
L L 或者 H 输出 在 稳步的
SEL f/r
号码 的
Outputs
Comments
LL 64
输出 1 是 在 hi-z 模式 (输出-
puts 65 至 2 powered)
LH 64
输出 65 是 在 hi-z 模式 (输出-
puts 1 至 64 powered)
H L 65 输出 65 至 输出 1 powered
H H 65 输出 1 至 Out 65 powered
3
: 点此下载
