1998 Jul 07 3
飞利浦 半导体 目标 规格
1.25 gbits/s gigabit ethernet postamplifiers tza3044t; tza3044u
固定
标识 管脚 类型 描述
SUB 1 基质 基质 管脚; 必须 是 在 这 一样 潜在的 作 agnd (管脚 3)
测试 2 测试 管脚 为 测试 目的 仅有的; 至 是 left 打开 在 这 应用
AGND 3 地面 相似物 地面; 必须 是 在 这 一样 潜在的 作 dgnd (管脚 11)
DIN 4 相似物 输入 差别的 输入; 直流 偏差 水平的 是 设置 内部 在 大概 2.55 v;
complimentary 至 dinq (管脚 5)
DINQ 5 相似物 输入 差别的 输入; 直流 偏差 水平的 是 设置 内部 在 大概 2.55 v;
complimentary 至 din (管脚 4)
V
CCA
6 供应 相似物 供应 电压; 必须 是 在 这 一样 潜在的 作 v
CCD
(管脚 14)
CF 7 相似物 输入 filter 电容 为 输入 信号 水平的 探测器; 电容 应当 是 连接
在 这个 管脚 和 v
CCA
(管脚 6)
JAM 8 pecl 输入 pecl-兼容 输入; 控制 这 输出 缓存区 dout 和 doutq
(管脚 13 和 12). 当 一个 低 信号 是 应用, 这 输出 将 follow 这 输入
信号. 当 一个 高 信号 是 应用, 这 dout 和 doutq 管脚 将 获得 在
低 和 高 states, 各自. 当 left unconnected, 这个 管脚 是 actively
牵引的 低 (jam 止).
STQ 9 pecl 输出 pecl-兼容 状态 输出 的 这 输入 信号 水平的 探测器; 当 这 输入
信号 是 在下 这 用户-编写程序 门槛 水平的, 这个 输出 是 高;
complimentary 至 st (管脚 10)
ST 10 pecl 输出 pecl-兼容 状态 输出 的 这 输入 信号 水平的 探测器; 当 这 输入
信号 是 在下 这 用户-编写程序 门槛 水平的, 这个 输出 是 低;
complimentary 至 stq (管脚 9)
DGND 11 地面 数字的 地面; 必须 是 在 这 一样 潜在的 作 agnd (管脚 3)
DOUTQ 12 pecl 输出 pecl-兼容 差别的 输出; 当 jam 是 高, 这个 管脚 将 是 强迫
在 一个 高 情况; complimentary 至 dout (管脚 13)
DOUT 13 pecl 输出 pecl-兼容 差别的 输出; 当 jam 是 高, 这个 管脚 将 是 强迫
在 一个 低 情况; complimentary 至 doutq (管脚 12)
V
CCD
14 供应 数字的 供应 电压; 必须 是 在 这 一样 潜在的 作 v
CCA
(管脚 6)
V
ref
15 相似物 输出 带宽 间隙 涉及 电压; 典型 值 是 1.2 v; 内部的 序列 电阻 的 1 k
Ω
RSET 16 相似物 输入 输入 信号 水平的 探测器 程序编制; 名义上的 直流 电压 是 v
CCA
−
1.5 v;
门槛 水平的 是 设置 用 连接 一个 外部 电阻 在 rset 和 v
CCA
或者 用 forcing 一个 电流 在 rset; default 值 为 这个 电阻 是 180 k
Ω
这个
corresponds 和 大概 4 mv (p-p) 差别的 输入 信号
: 点此下载
