rev 0.5 / oct. 2004 9
hy27ua(08/16)1g1m 序列
hy27sa(08/16)1g1m 序列
1gbit (128mx8bit / 64mx16bit) 与非 flash
准备好/busy (rb)
这 准备好/busy 输出, rb
, 是 一个 打开-流 输出 那 能 是 使用 至 identify 如果 这 程序/ 擦掉/ 读 (每)
控制 是 目前 起作用的.
当 准备好/busy 是 低, v
OL
, 一个 读, 程序 或者 擦掉 运作 是 在progress. 当 这 运作 完成
准备好/busy 变得 高, v
OH
.
这 使用 的 一个 打开-流 输出 准许 这 准备好/ busy pins 从 一些 memories 至 是 连接 至 一个 单独的 拉-
向上 电阻. 一个 低 将 然后 表明 那一个, 或者 更多, 的 这 memories 是 busy.
谈及 至 这 准备好/busy 信号 电的 特性 section 为 详细信息 在 如何 至 calculate 这 值 的 这 拉-向上
电阻.
V
CC
供应 电压
V
CC
提供 这 电源 供应 至 这 internal 核心 的 这 记忆 设备. 它 是 这 主要的 电源 供应 为 所有 行动
(读,程序 和 擦掉).
一个 内部的 电压 探测器 disables 所有 功能 whenever v
CC
是 在下 2.5v (为 3v 设备) 或者 1.5v (for 1.8v
设备) 至 保护 这 设备 从 任何 involuntary 程序/擦掉 during 电源-transitions.
各自 设备 在 一个 系统 应当 有 v
CC
decoupled 和 一个 0.1uf 电容. 这 pcb 追踪 widths 应当 是 sufficient
至 carry 这 必需的 程序 和 擦掉 电流
V
SS
地面
地面, v
SS
, 是 这 涉及 为 这 电源 供应. 它必须 是 连接 至 这 系统 地面.
总线 行动
那里 是 六 标准 总线 行动 那 控制 这 记忆.各自 的 这些 是 描述 在这个 部分, 看 tables 2,
总线 行动, 为 一个 summary.
command 输入
command 输入 总线 行动 是 使用 至 给 commands至 这 记忆. command 是 一个ccepted 当 碎片 使能
是 低, command 获得 使能 是 高, 地址 获得 使能是 低 和 读 使能 是 高. 它们 是 latched 在 这
rising 边缘 的 这 写 使能 信号.
仅有的 i/o
0
至 i/o
7
是 使用 至 输入 commands. 看 图示 21 和表格 14 为 详细信息 的 这 timings (所需的)东西.
地址 输入
地址 输入 总线 行动 是 使用至 输入 这 记忆 地址. 四 bus 循环 是 必需的 至 输入 这
地址 为 这 512mb 设备 (谈及 至 tables 3 和 4,地址 嵌入). 这 addresses 是 accepted 当 碎片
使能 是 低, 地址 获得 使能 是 高, command 获得 使能 是 低 和 读 使能 是 高. 它们 是 latched
在 这 rising 边缘 的 这 write 使能 信号. 仅有的 i/o
0
至 i/o
7
是 使用 至 输入 地址.
看 图示 22 和 表格 14 为 详细信息 的 这 timings (所需的)东西.
数据 输入
数据 输入 总线 行动 是 使用 至 输入 这 数据 至 是 编写程序.
数据 是 accepted 仅有的 当 碎片 使能 是 低, 地址 获得 使能 是 低, command 获得 使能 是 低 和 读
使能 是 高. 这 数据 是 latched 在 这 rising 边缘 的 这 写 使能 信号. 这 数据是 输入 sequentially 使用
这 写 使能 信号.
看 图示 23 和 tables 14 和 15 为 详细信息 的 这 timings (所需的)东西.
: 点此下载
