6
ucc15701/2
ucc25701/2
ucc35701/2
输出 inhibit
在 正常的 运作, 输出 是 驱动 高 在 这 开始
的 一个 时钟 时期 和 是 驱动 低 用 电压 在 ct, FB
或者 vsclamp.
这 下列的 情况 导致 这 输出 至 是 immedi
-
ately 驱动 低 直到 一个 时钟 时期 开始 在哪里 毫无 的
这 情况 是 真实:
1. I
LIM
> 0.2v
2. fb 或者 ss 是 较少 比 0.8v
电流 限制的
ILIM 是 监控 用 二 内部的 comparators. 这 cur
-
rent 限制 比较器 门槛 是 0.2v. 如果 这 电流 限制
比较器 是 triggered, 输出 是 立即 驱动 低
和 使保持 低 为 这 remainder 的 这 时钟 循环, provid
-
ing 脉冲波-用-脉冲波 在-电流 控制 为 过度的
负载. 这个 比较器 也 导致 C
F
至 是 charged 为
这 remainder 的 这 时钟 循环.
如果 repetitive 循环 是 terminated 用 这 电流 限制
比较器 造成 计数 至 上升 在之上 4v, 这 shut-
向下 获得 是 设置. 这 计数 integration 延迟 特性
将 是 绕过 用 这 关闭 比较器 这个 有
一个 0.6v 门槛. 这 关闭 比较器 立即
sets 这 关闭 获得. R
F
在 并行的 和 C
F
resets 这
计数 积分器 下列的 瞬时 faults. R
F
必须 是
更好 比 (4
•
r4)
•
(1 – D
最大值
).
latched 关闭
如果 ILIM rises 在之上 0.6v, 或者 计数 rises 至 4v, 这 shut
-
向下 获得 将 是 设置. 这个 将 强迫 输出 低, 释放
SS 和 计数, 和 减少 I
DD
至 大概 750 一个.
当, 和 如果, V
DD
falls 在下 这 UVLO 停止 门槛,
这 关闭 获得 将 重置 和 I
DD
将 下降 至 130 一个,
准许 这 电路 至 重新开始. 如果 V
DD
仍然是 在之上 这
UVLO 停止 门槛 (在里面 这 UVLO 带宽), 一个 改变
-
nate 重新开始 将 出现 如果 VFF 是 短促地 减少 是
-
低 1v. 外部 关闭 commands 从 任何 源
将 是 增加 在 也 这 计数 或者 ILIM 管脚.
电压 Feedforward
这 电压 斜度 在 CT 是 proportional 至 线条 电压
在 一个 4:1 范围 和 相等 2
•
VFF
/
(rt
•
ct). 这 capaci
-
tor charging 电流 是 设置 用 这 电压 横过 R
T
.
v(rt) 轨道 VFF 在 一个 范围 的 0.8v 至 3.2v. 一个 chang
-
ing 线条 电压 将 立即 改变 这 斜度 的
v(ct), changing 这 脉冲波 宽度 在 一个 均衡的 man
-
ner 没有 使用 这 反馈 循环, 供应 极好的
动态 线条 规章制度.
VFF 是 将 至 运作 准确地 在 一个 4:1 范围
在 0.8v 和 3.2v. 电压 在 VFF 在下 0.6v 或者
在之上 4.0v 将 initiate 一个 软 停止 循环 和 一个 碎片 re
-
开始 当 这 下面/在 电压 情况 是 移除.
volt-第二 clamp
一个 常量 volt-第二 clamp 是 formed 用 comparing
这 定时 电容 ramp 电压 至 一个 fixed 电压 de
-
rived 从 这 涉及. 电阻器 R4 和 R5 设置 这
volt-第二 限制. 为 一个 volt-第二 产品 定义 作
VIN
•
t
在(最大值)
, 这 必需的 电压 在 VSCLAMP 是:
()
()
R
RR
Vt
RC
在
在
TT
2
12
+
••
•
最大值
.
这 职责 循环 限制 是 然后:
V
V
VSCLAMP
VFF
, 或者
V
V
R
RR
VSCLAMP
在
•
+
2
12
.
这 最大 职责 循环 是 认识到 当 这
feedforward 电压 是 设置 在 这 低 终止 的 这 运行
范围 (v
FF
= 0.8v).
这 绝对 最大 职责 循环 是:
D
VV
R
RR
最大值
VSCLAMP REF
==•
+
08 08
5
45..
频率 设置
这 频率 是 设置 用 一个 电阻 从 RT 至 地面 和
一个 电容 从 CT 至 地面. 这 频率 是 approxi
-
mately:
F
RC
TT
=
•
2
()
外部 同步 是 通过 这 同步 管脚. 这 管脚
有 一个 1.5v 门槛 , 制造 它 兼容 和 5V 和
3.3v CMOS 逻辑. 这 输入 是 水平的 敏感的, 和 一个 高
输入 forcing 这 振荡器 ramp 低 和 这 输出 低.
一个 起作用的 拉 向下 在 这 同步 管脚 准许 它 至 是 un
-
连接 当 不 使用.
门 驱动 输出
这 ucc35701/2 是 有能力 的 一个 1A 顶峰 输出 电流.
绕过 和 在 least 0.1
F 直接地 至 pgnd. 这 capaci
-
tor 必须 有 一个 低 相等的 序列 阻抗 和 在
-
ductance. 这 连接 从 输出 至 这 电源
场效应晶体管 门 应当 有 一个 2 或者 更好 damping re
-
sistor 和 这 距离 在 碎片 和 场效应晶体管
应当 是 使减少到最低限度. 一个 低 阻抗 path 必须 是 es
-
tablished 在 这 场效应晶体管 源 (或者 地面 一侧
的 这 电流 sense 电阻), 这 V
DD
电容 和
pgnd. PGND 应当 然后 是 连接 用 一个 单独的 path
(显示 作 rgnd) 至 地.
应用 信息 (内容.)
: 点此下载
