2000 Apr 18 7
飞利浦 半导体 初步的 规格
economy 音频的 codec UDA1345TS
函数的 描述
这 uda1345ts accommodates 从动装置 模式 仅有的, 这个
意思 那 在 所有 产品 这 系统 设备 必须
提供 这 系统 clocks (正在 这 系统 时钟 它自己
和 这 数字的 音频的 接口 信号).
这 系统 时钟 必须 是 锁 在 频率 至 这 音频的
数字的 接口 输入 信号.
这 bck 时钟 能 是 向上 至 128f
s
, 或者 在 其它 words 这
bck 频率 是 128 时间 这 文字 选择 (ws)
频率 或者 较少: f
BCK
= < 128
×
f
WS
.
重要的
: 这 WS 边缘 必须 下降 在 这 负的 边缘
的 这 BCK 在 所有 时间 为 恰当的 运作 的 这 数字的 i/o
数据 接口.
便条
: 这 抽样 频率 范围 是 从 5 至 100 khz,
不管怎样 为 这 512f
s
时钟 模式 这 抽样 范围 是
从 5 至 55 khz.
相似物-至-数字的 转换器 (模数转换器)
这 立体的 模数转换器 的 这 uda1345ts 组成 的 二
5th-顺序 sigma-delta modulators. 它们 有 一个 修改
ritchie-coder architecture 在 一个 差别的 切换
电容 implementation. 这 oversampling 比率 是 64.
相似物 front-终止
这 相似物 front-终止 是 配备 和 一个 可选择的 0 dB 或者
6 db 增益 块 (这 管脚 至 选择 这个 模式 是 给 在
部分 “l3 微控制器 mode”). 这个 块 能 是
使用 在 产品 在 这个 两个都 1 V (rms) 和
2 V (rms) 输入 信号 能 是 输入 至 这 uda1345ts.
在 产品 在 这个 一个 2 V (rms) 输入 信号 是 使用,
a12k
Ω
电阻 必须 是 使用 在 序列 和 这 输入 的 这
模数转换器. 这个 形式 一个 电压 分隔物 一起 和 这 内部的
模数转换器 电阻 和 确保 那 仅有的 1 V (rms) 最大
是 输入 至 这 ic. 使用 这个 应用 为 一个 2 V (rms)
输入 信号, 这 转变 必须 是 设置 至 0 db. 当 一个
1 V (rms) 输入 信号 是 输入 至 这 模数转换器 在 这 一样
应用, 这 增益 转变 必须 是 设置 至 6 db.
一个 overview 的 这 最大 输入 电压 允许
相反 这 存在 的 一个 外部 电阻 和 这 设置
的 这 增益 转变 是 给 在 表格 1; 这 电源 供应
电压 是 assumed 至 是 3 v.
表格 1
应用 模式 使用 输入 增益 平台
decimation filter (模数转换器)
这 decimation 从 64f
s
至 1f
s
是 执行 在 二 stages.
这 第一 平台 realizes 一个 4th-顺序 典型的.
这个 过滤 减少 这 样本 比率 用 8. 这 第二
平台 组成 的 2 half-带宽 过滤 和 一个 recursive 过滤,
各自 decimating 用 一个 因素 的 2.
handbook, halfpage
V
ssa(模数转换器)
V
dda(模数转换器)
VINL
V
ref(一个)
VINR
V
ADCN
V
ADCP
MC1
MP1
V
DDD
V
SSD
SYSCLK
MP2
MP3
V
ref(d)
V
SSO
VOUTL
V
DDO
V
dda(dac)
V
ssa(dac)
VOUTR
MC2
MP5
DATAI
DATAO
WS
BCK
MP4
1
2
3
4
5
6
7
8
9
10
11
12
13
28
27
26
25
24
23
22
21
20
19
18
17
16
1514
UDA1345TS
MGS876
图.2 管脚 配置.
电阻
(12 k
Ω
)
输入 增益
转变
最大
输入
VOLTAGE
呈现 0 dB 2 V (rms)
呈现 6 dB 1 V (rms)
Absent 0 dB 1 V (rms)
Absent 6 dB 0.5 V (rms)
sin x
x
------------
: 点此下载
