4
V436664Z24V rev. 1.2 二月 2002
mosel vitelic
V436664Z24V
串行 存在 发现 信息
一个 串行 存在 发现 存储 设备 - e
2
prom -
是 聚集 面向 这 单元. 信息 关于 这
单元 配置, 速, 等 是 写 在 这
E
2
prom 设备 在 单元 生产 使用 一个 se-
rial 存在 发现 协议 (i
2
c 同步的 2-线
总线)
spd-表格 为 modules:
字节 num-
ber 函数 描述 spd entry 值
十六进制 值
-75pc -75 -10pc
0 号码 的 spd 字节 128 80 80 80
1 总的 字节 在 串行 pd 256 08 08 08
2 记忆 类型 SDRAM 04 04 04
3 号码 的 行 地址 (没有 bs 位) 13 0D 0D 0D
4 号码 的 column 地址 (为 x8 sdram) 10 0A 0A 0A
5 号码 的 dimm banks 2 02 02 02
6 单元 数据 宽度 64 40 40 40
7 单元 数据 宽度 (持续) 0 00 00 00
8 单元 接口 水平 LVTTL 01 01 01
9 sdram 循环 时间 在 cl=3 7.5 ns/10.0 ns 75 75 A0
10 sdram 进入 时间 从 时钟 在 cl=3 5.4 ns/10.0ns 54 54 60
11 dimm config (错误 det/corr.) 毫无 00 00 00
12 refresh 比率/类型 自-refresh, 7.8
µ
s82 82 82
13 sdram 宽度, primary x8 08 08 08
14 错误 checking sdram 数据 宽度 n/一个 / x8 00 00 00
15 最小 时钟 延迟 从 后面的 至 后面的 ran-
dom column 地址
t
ccd
= 1 clk 01 01 01
16 burst 长度 supported 1, 2, 4 &放大; 8 0F 0F 0F
17 号码 的 sdram banks 4 04 04 04
18 supported cas
Latencies cl = 2 / 3 06 06 06
19 CS
Latencies CSlatency = 0 01 01 01
20 我们
Latencies wl = 0 01 01 01
21 sdram dimm 单元 attributes 非 缓冲/非 reg. 00 00 00
22 sdram 设备 attributes: 一般 vcc tol ± 10% 0E 0E 0E
23 最小 时钟 循环 时间 在 cas
latency = 2 7.5ns/10.0ns 75 A0 A0
24 最大 数据 进入 时间 从 时钟 为 cl
= 2
5.4 ns/6.0 ns 54 60 60
25 最小 时钟 循环 时间 在 cl = 1 不 supported 00 00 00
26 最大 数据 进入 时间 从 时钟 在 cl
= 1
不 supported 00 00 00
27 最小 行 precharge 时间 15 ns / 20 ns 0F 14 14
28 最小 行 起作用的 至 行 起作用的 延迟 t
RRD
14 ns/15 ns/16 ns 0E 0F 10
: 点此下载
