4
v437216c04vdtg-10pc rev. 1.3 july 2001
mosel vitelic
v437216c04vdtg-10pc
串行 存在 发现 信息
一个 串行 存在 发现 存储 设备
–
E
2
PROM
–
是 聚集 面向 这 单元. informa-
tion 关于 这 单元 配置, 速, 等 是
写 在 这 e
2
prom 设备 在 单元 pro-
duction 使用 一个 串行 存在 发现 协议 (i
2
C
同步的 2-线 总线)
spd-表格 为 -10pc modules:
字节 号码 函数 描述 spd entry 值
十六进制 值
16Mx72
0 号码 的 spd 字节 128 80
1 总的 字节 在 串行 pd 256 08
2 记忆 类型 SDRAM 04
3 号码 的 行 地址 (没有 bs 位) 12 0C
4 号码 的 column 地址 (为 x4 sdram) 10 0A
5 号码 的 dimm banks 1 01
6 单元 数据 宽度 72 48
7 单元 数据 宽度 (持续) 0 00
8 单元 接口 水平 LVTTL 01
9 sdram 循环 时间 在 cl=3 10.0 ns A0
10 sdram 进入 时间 从 时钟 在 cl=3 6.0 ns 60
11 dimm config (错误 det/corr.) ECC 02
12 refresh 比率/类型 自-refresh, 15.8
µ
s80
13 sdram 宽度, primary x4 04
14 错误 checking sdram 数据 宽度 x4 04
15 最小 时钟 延迟 从 后面的 至 后面的 随机的
column 地址
t
ccd
= 1 clk 01
16 burst 长度 supported 1, 2, 4, 8, 全部 页 8F
17 号码 的 sdram banks 4 04
18 supported cas
Latencies cl = 2, 3 06
19 cs latencies cs latency = 0 01
20 我们 latencies wl = 0 01
21 sdram dimm 单元 attributes 注册/缓冲 1F
22 sdram 设备 attributes: 一般 vcc tol ± 10% 0E
23 最小 时钟 循环 时间 在 cas
latency = 2 10.0 ns A0
24 最大 数据 进入 时间 从 时钟 为 cl = 2 6.0 ns 60
25 最小 时钟 循环 时间 在 cl = 1 不 supported 00
26 最大 数据 进入 时间 从 时钟 在 cl = 1 不 supported 00
27 最小 行 precharge 时间 20 ns 14
28 最小 行 起作用的 至 行 起作用的 延迟 t
RRD
16 ns 10
29 最小 ras 至 cas 延迟 t
RCD
20 ns 14
30 最小 ras 脉冲波 宽度 t
RAS
45 ns 2D
: 点此下载
