11/23
M48T212y, M48T212V
表格 11. 写 模式 交流 特性
(t
一个
= 0 至 70
°
c)
便条: 1. C
L
= 5pf.
2. 如果 E 变得 低 同时发生地 和 W going 低, 这 输出 仍然是 在 这 高 阻抗 状态.
标识 参数
M48T212Y M48T212V
单位-70 -85
最小值 最大值 最小值 最大值
t
AVAV
Write 循环 时间 70 85 ns
t
AVWL
地址 有效的 至 Write 使能 低 0 0 ns
t
AVEL
地址 有效的 至 碎片 使能 低 0 0 ns
t
WLWH
Write 使能 脉冲波 Width 45 55 ns
t
ELEH
碎片 使能 低 至 碎片 使能 高 50 60 ns
t
WHAX
Write 使能 高 至 地址 转变 0 0 ns
t
EHAX
碎片 使能 高 至 地址 转变 0 0 ns
t
DVWH
输入 有效的 至 Write 使能 高 25 30 ns
t
DVEH
输入 有效的 至 碎片 使能 高 25 30 ns
t
WHDX
Write 使能 高 至 输入 转变 0 0 ns
t
EHDX
碎片 使能 高 至 输入 转变 0 0 ns
t
WLQZ
(1,2)
Write 使能 低 至 Output 高-z 20 25 ns
t
AVWH
地址 有效的 至 Write 使能 高 55 65 ns
t
AVEH
地址 有效的 至 碎片 使能 高 55 65 ns
t
WHQX
(1,2)
Write 使能 高 至 输出 转变 5 5 ns
数据 保持 模式
和 有效的 V
CC
应用, 这 m48t212y/v 能 是
accessed 作 描述 在之上 和 读 或者 写
循环. 应当 这 供应 电压 decay, 这
m48t212y/v 将 automatically deselect, 写
protecting 它自己 (和 任何 外部 sram) 当
V
CC
falls 在 V
PFD
(最大值) 和 V
PFD
(最小值).
这个 是 accomplished 用 内部 inhibiting 交流-
cess to 这 时钟 寄存器 通过 这 E 信号. 在 这个
时间, 这 重置 管脚 (rst) 是 驱动 起作用的 和 将
仍然是 起作用的 直到 V
CC
returns 至 名义上的 水平.
外部 内存 进入 是 inhibited 在 一个 类似的 man-
ner 用 forcing E1
CON
和 E2
CON
至 一个 高 水平的.
这个 水平的 是 在里面 0.2 伏特 的 这 V
BAT
.e1
CON
和 E2
CON
将 仍然是 在 这个 水平的 作 长 作 V
CC
仍然是 在 一个 输出-的 容忍 情况.
当 V
CC
falls 在下 这 水平的 的 这 电池
(v
BAT
), 电源 输入 是 切换 从 这 V
CC
管脚
至 这 SNAPHAT 电池 和 这 时钟 寄存器
和 外部 SRAM 是 maintained 从 这 在-
tached 电池 供应. 所有 输出 变为 高 im-
pedance. 这 V
输出
管脚 是 有能力 的 供应
100
µ
一个 的 电流 至 这 连结 记忆 和 较少
比 0.3v 漏出 下面 这个 情况. 在 电源 向上,
当 V
CC
returns 至 一个 名义上的 值, 写 protec-
tion 持续 为 200ms (最大值) 用 inhibiting
E1
CON
或者 E2
CON
.
这 RST 信号 也 仍然是 起作用的 在 这个
时间 (看 图示 5).
便条:
大多数 低 电源 SRAMs 在 这 market 至-
日 能 是 使用 和 这 m48t212y/v 时间-
KEEPER 控制. 那里 是, 不管怎样 一些
criteria 这个 应当 是 使用 在 制造 这 最终
选择 的 一个 SRAM 至 使用. 这 SRAM 必须 是 de-
signed 在 一个 方法 在哪里 这 碎片 使能 输入 dis-
ables 所有 其它 输入 至 这 sram. 这个 准许
输入 至 这 m48t212y/v 和 SRAMs 至 是 Don’t
小心 once V
CC
falls 在下 V
PFD
(最小值). 这 SRAM
应当 也 保证 数据 保持 向下 至
V
CC
= 2.0v. 这 碎片 使能 进入 时间 必须 是
sufficient to 满足 这 系统 needs 和 这 碎片
使能 输出 传播 延迟 包含.
: 点此下载
