www.fairchildsemi.com 2
74VCX16244
逻辑 标识
连接 图解
管脚 分派 为 tssop
管脚 分派 为 fbga
(顶 thru 视图)
管脚 描述
fbga 管脚 assignments
真实 tables
H
高 电压 水平的
L
低 电压 水平的
X
不重要 (高 或者 低, 输入 将 不 float)
Z
高 阻抗
管脚 names 描述
OE
n
输出 使能 输入 (起作用的 低)
I
0
–
I
15
输入
O
0
–
O
15
输出
NC 非 连接
123456
一个
O
0
NC OE
1
OE
2
NC I
0
B
O
2
O
1
NC NC I
1
I
2
C
O
4
O
3
V
CC
V
CC
I
3
I
4
D
O
6
O
5
地 地 I
5
I
6
E
O
8
O
7
地 地 I
7
I
8
F
O
10
O
9
地 地 I
9
I
10
G
O
12
O
11
V
CC
V
CC
I
11
I
12
H
O
14
O
13
NC NC I
13
I
14
J
O
15
NC OE
4
OE
3
NC I
15
输入 输出
OE
1
I
0
–I
3
O
0
–O
3
LL L
LH H
HX Z
输入 输出
OE
3
I
8
-i
11
O
8
–O
11
LL L
LH H
HX Z
输入 输出
OE
2
I
4
-i
7
O
4
-o
7
LL L
LH H
HX Z
输入 输出
OE
4
I
12
-i
15
O
12
-o
15
LL L
LH H
HX Z