®
VFC100
4
theory 的 运作
这 vfc100 大而单一的 电压-至-频率 转换器 pro-
vides 一个 数字的 脉冲波 train 输出 和 一个 平均 频率
均衡的 至 这 相似物 输入 电压. 这 输出 是 一个
起作用的 低 脉冲波 的 常量 持续时间, 和 一个 repetition 比率
决定 用 这 输入 电压. 下落 edges 的 这 输出
脉冲 是 同步 和 rising edges 的 这 时钟 输入.
运作 是 类似的 至 一个 常规的 承担 balance vfc.
一个 输入 运算的 放大器 (图示 1) 是 配置 作 一个
积分器 所以 那 一个 积极的 输入 电压 导致 一个 输入
电流 至 流动 在 r
在
. 这个 forces 这 积分器 输出 至
ramp negatively. 当 这 输出 的 这 积分器 crosses
这 涉及 电压 (5v), 这 比较器 trips, activating
这 clocked 逻辑 电路. once 使活动, 这 clocked 逻辑
awaits 一个 下落 边缘 的 这 时钟 输入, followed 用 一个 rising
边缘 (看 图示 2). 在 这 rising 边缘, 转变 s
1
是 关闭
为 一个 完全 时钟 循环, 造成 这 重置 电流, i
1
, 至
转变 至 这 积分器 输入. 自从 i
1
是 大 比 这 输入
电流, i
在
, 这 输出 的 这 积分器 ramps positively
在 这 一个 时钟 循环 重置 时期. 这 clocked 逻辑
电路系统 也 发生 一个 vfc 输出 脉冲波 在 这 重置
时期.
不像 常规的 vfc 电路, 这 vfc100 准确地
derives 它的 重置 时期 从 一个 外部 时钟 频率.
这个 排除 这 核心的 定时 电容 必需的 用
其它 vfc 电路. 一个 时期 (从 rising 边缘 至 rising
边缘) 的 这 时钟 输入 确定 这 积分器 重置
时期.
当 这 负的-going integration 的 这 输入 信号
crosses 这 比较器 门槛, integration 的 这 输入
信号 将 continue 直到 这 重置 时期 能 开始 (awaiting
涉及 电压 vs 涉及 加载 电流
输出 电流 (毫安)
0
5.01
5
4.99
4.98
4.97
4.96
vref (v)
5 1015202530
短的 电路
电流 限制
安静的 电流 vs 温度
包围的 温度 (°c)
25–75 –50 –25 0 50 75 100 125
20
15
10
5
0
供应 电流 (毫安)
+I
CC
–I
CC
典型 效能 曲线
在 +25
°
c,
±
V
CC
= 15vdc, 和 在 电路 的 图示 1.
: 点此下载
