MC74LVXT4052
http://onsemi.com
9
图示 12. break–before–make, 测试 set–up 图示 13. break–before–make 时间
在
止
6
7
8
V
CC
V
EE
9–11
tek 11801b
DSO
COM 输入
16
R
L
C
L
V
在
50
V
在
80%
V
CC
t
BBM
80% 的
V
OH
图示 14. 传播 延迟, 频道 选择
至 相似物 输出
图示 15. 传播 延迟, 测试 set–up
频道 选择 至 相似物 输出
V
CC
地
频道
选择
相似物
输出
50%
t
PLH
t
PHL
50%
开关
6
7
8
16
V
CC
C
L
*
频道 选择
测试
要点
一般
止/在
相似物 i/o
V
CC
开关
6
7
8
使能
V
CC
使能
90%
50%
10%
t
f
t
r
V
CC
地
相似物
输出
t
PZL
相似物
输出
t
PZH
高
阻抗
V
OL
V
OH
高
阻抗
10%
90%
t
PLZ
t
PHZ
50%
50%
C
L
*
测试
要点
16
V
CC
1 k
Ω
位置 1 当 测试 t
PHZ
和 t
PZH
位置 2 当 测试 t
PLZ
和 t
PZL
地
地
o/i
频道 选择 连接
至 v
在
和 appropriately
配置 至 测试 各自 转变.
V
OH
*Includes所有 探查 和 jig 电容.
图示 16. 传播 延迟, 使能 至
相似物 输出
图示 17. 传播 延迟, 测试 set–up
使能 至 相似物 输出
: 点此下载
