信号 和 连接
mc9328mx1 进步 信息, rev. 4
freescale 半导体 7
dqm [3:0] sdram 数据 使能
CSD0 sdram/syncflash 碎片 选择 信号这个 是 多路复用 和 这 cs2信号. 这些 二 信号
是 可选择的 用 程序编制这 系统 内容rol 寄存器.
CSD1 sdram/syncflash 碎片 选择 signal 这个 是 multiplex 和 cs3信号. 这些 二 信号 是
可选择的 用 程序编制 这 系统 控制 寄存器.用 default, csd1是 选择, 所以 它 能 是
使用 作 syncflash 激励 碎片 选择 用 properly configuring 激励 [3:0] 输入 管脚.
RAS sdram/syncflash 行 地址 选择 信号
CAS sdram/syncflash column 地址 选择 信号
SDWE sdram/syncflash 写 使能 信号
SDCKE0 sdram/syncflash 时钟 使能 0
SDCKE1 sdram/syncflash 时钟 使能 1
SDCLK sdram/syncflash 时钟
重置_sf syncflash 重置
clocks 和 resets
EXTAL16M 结晶 输入 (4 mhz 至 16 mhz), 或者 一个 16 mhz 振荡器输入 当 内部的 振荡器 电路 是 shut
向下.
XTAL16M 结晶 输出
EXTAL32K 32 khz 结晶 输入
XTAL32K 32 khz 结晶 输出
CLKO 时钟 输出 信号 选择 从 内部的 时钟 信号s. 请 谈及 至 时钟 控制 为 内部的
时钟 选择.
重置_在 主控 reset—external 起作用的 低 施密特 触发 输入 信号. 当 这个 信号 变得 起作用的, 所有
modules (除了 这 重置 单元 和 这 时钟 控制 单元) 是 重置.
重置_输出 重置 out—internal 起作用的 低 输出 信号 从这 看门狗 计时器 单元 和 是 asserted 从
这 下列的 来源: 电源-在重置, 外部 重置 (重置_在), 和 看门狗 时间-输出.
POR 电源 在 reset—internal 起作用的 高 施密特 触发 输入 信号. 这 por 信号 是 正常情况下
发生 用 一个 外部 rc 电路 设计 至 发现 一个 电源-向上 事件.
JTAG
TRST 测试 重置 pin—external 起作用的 低 信号 使用至 asynchronously initialize 这 jtag 控制.
TDO 串行 输出 为 测试 说明 和数据. 改变 在 这 下落 边缘 的 tck.
TDI 串行 输入 为 测试 说明 和数据. 抽样 在 这 rising 边缘 的 tck.
表格 3. 信号 names 和 描述 (持续)
信号 名字 函数/注释
: 点此下载
