62 /wr i
写 使能:
这个 信号 是 起作用的 低.
63 /rd i
读 使能:
这个 信号 是 起作用的 低.
59 scl i
scl:
时钟 使用 用
I
2
C
当 使用
I
2
C
接口 模式
外部 拉 高 (4.7 k
Ω
) 是 必需的.
60 sda i/o
sda:
数据 使用 用
I
2
C
当 使用
I
2
C
接口 模式
外部 拉 高 (4.7 k
Ω
) 是 必需的.
表格 3: w3100a miscellaneous 信号 描述
PIN# 信号 i/o 描述
1 重置 i
重置:
起作用的 高 输入 那 initializes 或者 reinitializes 这 w3100a.
asserting 这个 管脚 将 强迫 一个 重置 处理 至 出现 这个 将 结果
在 所有 内部的 寄存器 reinitializing 至 它们的 default states 作
指定 为 各自 位 在 部分 x.x, 和 所有 strapping 选项 是
reinitialized. 谈及 至 部分 x.x 为 更远 detail 关于 重置.
4 时钟 i
时钟:
primary 时钟 必需的 为 内部的 运作 的 w3100a.
在 一般, phy 驱动 时钟 是 shared 为 节省 费用.
(25mhz 是 推荐)
便条) 分享 结晶 源 时钟 和 多样的 设备 将 导致
一些 troubles. 在 我们的 涉及 设计, 我们 使用 realtek's phy 和
一个 结晶 为 两个都 phy 和 w3100a 和 verification.
但是 为 其它 kind 的 phy, 请 confirm 安全 较早的 至 decision.
33 ext_clk i
外部 时钟:
supplementary 时钟 使用 为 mcu i/f 的
w3100a.
在 外部 clocked 模式, w3100a 使用 这个 时钟 至 接口 和
mcu, 和 这 进入 时间 的 w3100a varies 在之上 这 频率 的
这 外部 时钟. 谈及 至 xx 为 详细地 定时 图解.
频率 高等级的 比 25mhz 时钟 比率 是 准予.
36 /link i
link:
这个 是 这 信号 发生 用 ethernet phy 至 表明 这
phy 是 连接 至 这 ethernet hub 设备 或者 其它 peer 设备.
这个 是 起作用的 低. w3100a 能 knows 这 状态 的 物理的 线条
连接 和 这个 /link 输入. 如果 /link 是 高, w3100a interprets
这 物理的 线条 是 disconnected. 它 结果 在 tcp timeout 和
连接 关闭.
在 特定的 phy 情况, link 信号 varies 在 时间, 这个 能 是
grounded.
35 /串行 i
10base-t 串行/nibble 选择:
和 这 选择 的 这个
起作用的 低 输入, transmit 和 receive 数据 是 exchanged serially 在
一个 10 mhz 时钟 比率 在 这 least 重大的 位 的 这 nibble-宽
mii 数据 buses, 管脚 txd[0] 和 rxd[0], 各自. 这个 模式 是
将 为 使用 和 这 w3100a 连接 至 一个 phy 使用 一个 10
mb/s 串行 接口.
那里 是 一个 内部的 拉-向上 resister 为 这个 管脚. 如果 这个 管脚 是 left
floated externally, 然后 这 设备 将 是 配置 至 正常的
模式. 这个 管脚 必须 是 externally 牵引的 低 (典型地 x k
Ω
) 在
: 点此下载
