w48c101-01
初步的
2
管脚 定义
管脚 名字
管脚
非.
管脚
类型 管脚 描述
cpu0:3 40, 39, 36,
35
O
cpu 时钟 输出 0 通过 3:
这些 四 cpu 时钟 输出 是 控制 用
这 cpu_stop# 控制 管脚. 输出 电压 摆动 是 控制 用 电压 应用
至 vddq2.
pci1:7 8, 10, 11, 13,
14, 16, 17
O
pci 总线 时钟 输出 1 通过 7:
这些 七 pci 时钟 输出 是 控制
用 这 pci_stop# 控制 管脚. 输出 电压 摆动 是 控制 用 电压 应用
至 vddq3.
pci_f 7 O
fixed pci 时钟 输出:
不像 pci1:7 输出, 这个 输出 是 不 控制 用 这
pci_stop# 控制 管脚. 输出 电压 摆动 是 控制 用 电压 应用 至
vddq3.
cpu_stop# 30 I
cpu_stop# 输入:
当 brought 低, 时钟 输出 cpu0:3 是 stopped 低
之后 完成 一个 全部 时钟 循环 (2
–
3 cpu 时钟 latency). 当 brought 高,
时钟 输出 cpu0:3 开始 beginning 和 一个 全部 时钟 循环 (2
–
3 cpu 时钟 latency).
pci_stop# 31 I
pci_stop# 输入:
这 pci_stop# 输入 使能 这 pci 1:7 输出 当 高
和 导致 它们 至 仍然是 在 逻辑 0 当 低. 这 pci_停止 信号 是 latched
在 这 rising 边缘 的 pci_f. 它的 影响 引领 放置 在 这 next pci_f 时钟 循环.
SPREAD# 28 I
spread# 输入:
当 brought 低 这个 管脚 activates 展开 spectrum clocking.
apic0:1 45, 44 O
i/o apic 时钟 输出:
提供 14.318-mhz fixed 频率. 这 输出 volt-
age 摆动 是 控制 用 vddq2.
48MHz 22, 23 O
48-mhz 输出:
fixed 时钟 输出 在 48 mhz. 输出 电压 摆动 是 控制
用 电压 应用 至 vddq3.
ref0:2 1, 2, 47 O
fixed 14.318-mhz 输出 0 通过 2:
使用 为 各种各样的 系统 产品.
输出 电压 摆动 是 控制 用 电压 应用 至 vddq3.
sel100/66#
sel1:0
25, 26, 27 I
频率 选择 输入:
选择 电源-向上 default cpu 时钟 频率 作
显示 在
Ta bl e 1
在 页 1.
X1 4 I
结晶 连接 或者 外部 涉及 频率 输入:
连接 至 也
一个 14.318-mhz 结晶 或者 涉及 信号.
X2 5 I
结晶 连接:
一个 输入 连接 为 一个 外部 14.318-mhz 结晶. 如果
使用 一个 外部 涉及, 这个 管脚 必须 是 left unconnected.
pwr_dwn# 29 I
电源 向下 控制:
当 这个 输入 是 低, 设备 变得 在 一个 低-电源 con-
dition. 所有 输出 是 使保持 低 当 在 电源-向下. cpu 和 pci 时钟 输出
是 stopped 低 之后 完成 一个 全部 时钟 循环 (2
–
3 cpu 时钟 循环 latency).
当 brought 高, cpu, sdram 和 pci 输出 开始 和 一个 全部 时钟 循环 在
全部 运行 频率 (3 ms 最大 latency).
VDDQ3 9, 15, 19, 21,
33, 48
P
电源 连接:
连接 至 3.3v 供应.
VDDQ2 37,41,46 P
电源 连接:
电源 供应 为 cpu0:3 和 apic0:1 输出 缓存区. 连接
至 2.5v 供应.
地 3, 6, 12, 18,
20, 24, 32,
34, 38, 43
G
地面 连接:
连接 所有 地面 管脚 至 这 一般 系统 地面
平面.
NC 42 -
非 连接:
做 不 连接.
: 点此下载
