这 western 设计 中心, 公司
w65c02s 数据 薄板
这 western 设计 中心, 公司 w65c02s 数据 薄板 5
1
介绍
这 w65c02s 是 一个 低 电源 费用 敏感的 8-位 微处理器. 这 w65c02s 是 一个 全部地 静态的 核心 和 这 phi2 时钟
能 是 stopped 当 它 是 在 这 高 (逻辑 1) 或者 低 (逻辑 0) state. 这 能变的长度 操作指南 设置 和 manually
优化 核心 大小 制造 这 w65c02s 一个 极好的 选择 为 低 电源 系统-在-碎片 (soc) 设计. 这 verilog
rtl 模型 是 有 为 asic 设计 flows. wdc, 一个 fabless 半导体 公司, 提供 packaged chips 为
evaluation 或者 容积 生产. 至 aid 在 系统 开发, wdc 提供 一个 开发 系统 那 包含 一个
w65c02db developer 板, 一个 在-电路 emulator (ice) 和 这 w65csds 软件 开发 系统, 看
www.westerndesigncenter.com for 更多 信息.
1.1
特性 的 这 w65c02s
•
8-位 数据 总线
•
16-位 地址 总线 提供 进入 至 65,536 字节 的 记忆 空间
•
8-位 alu, accumulator, 堆栈 pointer, index 寄存器, 处理器 状态 寄存器
•
16-位 程序 计数器
•
69 说明
•
16 寻址 模式
•
212 运作 代号 (opcodes)
•
vector 拉 (vpb) 输出 indicates 当 中断 vectors 是 正在 addressed
•
WAit-为-中断 (wai) 和 停止 (stp) 说明 减少 电源 消耗量, decrease 中断 latency 和
提供 synchronization 和 外部 events
•
能变的 长度 操作指南 设置 提供 为 更小的 电源 和 小 代号 optimization 在 fixed 长度 操作指南
设置 processors
•
全部地 静态的 电路系统
•
宽 运行 电压 范围, 1.8+/-5%, 2.5+/-5%, 3.0+/-5%, 3.3+/ -10%, 5.0+/-5% 指定
•
低 电源 消耗量, 150ua@1mhz
: 点此下载
