W83877TF
发行 释放 日期: march 1998
-47- 版本 0.61
3.2.7 中断 控制 寄存器 (icr) (读/写)
这个 8-位 寄存器 准许 这 five 类型 的 控制 中断 至 活动 这 中断 输出 信号
separately. 这 中断 系统 能 是 totally 无能 用 resetting 位 0 通过 3 的 这 中断
控制 寄存器 (icr). 一个 选择 中断 能 是 使能 用 设置 这 适合的 位 的 这个
寄存器 至 一个 logical 1.
0 0 0
1
2
3
4
5
6
7
0
0
rbr 数据 准备好 中断 使能 (erdri)
tbr empty 中断 使能 (etbrei)
uart receive 状态 中断 使能 (eusri)
handshake 状态 中断 使能 (ehsri)
位 7-4: 这些 四 位 是 总是 逻辑 0.
位 3: ehsri. 设置 这个 位 至 一个 logical 1 使能 这 handshake 状态 寄存器 中断.
位 2: eusri. 设置 这个 位 至 一个 logical 1 使能 这 uart 状态 寄存器 中断.
位 1: etbrei. 设置 这个 位 至 一个 logical 1 使能 这 tbr empty 中断.
位 0: erdri. 设置 这个 位 至 一个 logical 1 使能 这 rbr 数据 准备好 中断.
3.2.8 可编程序的 波特 发生器 (bll/bhl) (读/写)
二 8-位 寄存器, bll 和 bhl, compose 一个 可编程序的 波特 发生器 那 使用 24 mhz 至
发生 一个 1.8461 mhz 频率 和 divides 它 用 一个 divisor 从 1 至 2
16
-1. 这 输出 频率 的
这 波特 发生器 是 这 波特 比率 multiplied 用 16, 和 这个 是 这 根基 频率 为 这 传输者
和 接受者. 这 表格 在下 illustrates 这 使用 的 这 波特 发生器 和 一个 频率 的 1.8461
mhz. 在 高-速 uart 模式 (谈及 至 cr0c bit7 和 cr0c bit6), 这 可编程序的 波特
发生器 直接地 使用 24 mhz 和 这 一样 divisor 作 这 正常的 速 divisor. 在 高-速
模式, 这 数据 传递 比率 能 是 作 高 作 1.5m bps.
: 点此下载
