首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:706056
 
资料名称:W986416DH
 
文件大小: 1647.1K
   
说明
 
介绍:
1M X 4 BANKS X 16 BITS SDRAM
 
 


: 点此下载
  浏览型号W986416DH的Datasheet PDF文件第3页
3
浏览型号W986416DH的Datasheet PDF文件第4页
4
浏览型号W986416DH的Datasheet PDF文件第5页
5
浏览型号W986416DH的Datasheet PDF文件第6页
6

7
浏览型号W986416DH的Datasheet PDF文件第8页
8
浏览型号W986416DH的Datasheet PDF文件第9页
9
浏览型号W986416DH的Datasheet PDF文件第10页
10
浏览型号W986416DH的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
W986416DH
发行 释放 日期: april 11, 2002
-7-
7. 函数的 descriPTION
电源 向上 和 initialization
这 default 电源 向上 状态 的 这 模式 寄存器 是 未说明的. 这 下列的 电源 向上 一个nd initialization
sequence 需要 至 是 followed 至 保证 这 设备 正在 preconditioned 至 各自 用户 明确的
needs.
在 电源 向上, 所有 vCC和 vCCQ管脚 必须 是 ramp 向上 同时发生地 至 这 指定 电压
当 这 输入 信号 是 使保持 在 这 "nop" 状态. 这 电源 向上 电压 必须 不 超过 vCC+0.3v
在 任何 的 这 输入 管脚 或者 vCC供应. 之后 电源 向上, 一个 最初的 pause 的 200
µ
s 是 必需的 followed
用 一个 precharge 的 所有 banks 使用 这 precharge command. 至 阻止 数据 contention 在 这dq 总线
在 电源 向上, 它 是 必需的 那 这 dqm 和 cke 管脚 是 使保持 高 在 这 最初的 pause 时期.
once 所有 banks 有 被 precharged, 这 模式 寄存器 设置 command 必须 是 issued 至 initialize
这 模式 寄存器. 一个 额外的 第八 自动 refresh 循环 (cbr) 是 也 必需的 在之前 或者 之后
程序编制 这 模式 寄存器 至 确保 恰当的 subsequent 运作.
程序编制 模式 寄存器
之后 最初的 电源 向上, 这 模式 寄存器 设置 command 必须 是 issued 为 恰当的 设备 运作. 所有
banks must 是 在 一个 precharged 状态 和 cke 必须 是 高 在 least 一个 循环 在之前 这 模式
寄存器 设置 command 能 是 issued. 这 模式 寄存器 设置 command 是 使活动 用 这 低
信号 的RAS , CAS , CS 我们 这 积极的 边缘 的 这 时钟. 这 地址 输入 数据
在 这个 循环 定义 这 参数 至 是 设置 作 显示 在 这 模式 寄存器 运作 表格. 一个
新 command 将 是 issued 下列的 这 模式 寄存器 设置 command once 一个 延迟 equal 至 tRSC
消逝. 请 谈及 至 这 next 页 为 模式 寄存器 设置 循环 和 运作 表格.
bank 活动 command
这 bank 活动 command 必须 是 应用 在之前 任何 读 或者写 运作 能 是 executed.
这 运作 是 类似的 至 ras activate 在 edo dram. 这 延迟 从 当 这 bank 活动
command 是 应用 至 当 这 第一 读 或者 写 运作 能 begin 必须 不 是 较少 比 这 ras
至 cas 延迟 时间 (tRCD). once 一个 bank 有 被 使活动 它 必须 是 precharged 在之前 另一 bank
活动 command 能 是 issued 至 这 一样 bank. 这 最小 时间 间隔 在 successive
bank 活动 commands 至 这 一样 bank 是 决定 用 这 ras 循环 时间 的 这 设备 (tRC).
这 最小 时间 间隔 在 interleaved bank 活动 commands (bank 一个 至 bank b 和 恶行
对抗) 是 这 bank 至 bank 延迟 时间 (tRRD). 这 最大 时间 那 各自 bank 能 是 使保持 起作用的 是
指定 作 tRAS(最大值.).
读 和 写 进入 模式
之后 一个 bank 有 被 使活动, 一个 读 或者 写 循环 能 是 followed. 这个 是 accomplished 用 设置
RAS CAS 在 这 时钟 rising 边缘 之后 最小 的 tRCD延迟. 我们 管脚电压
水平的 定义 whether 这 进入 循环 是 一个 读 运作 ( 我们 高),或者 一个 写 运作 ( 我们
低). 这 地址 输入 决定 这 开始 column 地址. 读 或者 writing 至 一个 不同的 行
在里面 一个 使活动 bank 需要 这 bank 是 precharged 和 一个 新 bank 活动 command 是
issued.When 更多 比 一个 bank 是 使活动, interleaved bank 读 或者写 行动 是
可能. 用 使用 这 编写程序 burst 长度 和 alternating 这 进入 和 precharge 行动
在 多样的 banks, seamless 数据 进入 运作 among 许多 不同的页 能 是
认识到. 读 或者写 commands 能 也 是 issued 至 这 一样 bank 或者 在 起作用的 banks 在
每 时钟 循环.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com