W986432AH
-2-
管脚 描述
管脚 名字 函数 描述
A0
−
A10
地址 多路复用 管脚 为 行 和 column 地址.
行 地址: a0
−
a10. column 地址: a0
−
a7.
a10 是 抽样 在 一个 precharge command 至 决定 如果
所有 banks 是 至 是 precharged 或者 bank 选择 用 bs0, bs1.
bs0, bs1 bank select 选择 bank 至 活动 在 行 地址 获得 时间, 或者 bank
至 读/写 在 地址 获得 时间.
DQ0
−
DQ31
数据 输入/
输出
多路复用 管脚 为 数据 输出 和 输入.
CS
碎片 选择 使不能运转 或者 使能 这 command 解码器. 当 command
解码器 是 无能, 新 command 是 ignored 和 previous
运作 持续.
RAS
行 地址
Strobe
command 输入. 当 抽样 在 这 rising 边缘 的 这
时钟
RAS
,
CAS
和
我们
定义 这 运作 至 是
executed.
CAS
column 地址
Strobe
涉及 至
RAS
我们
写 使能
涉及 至
RAS
DQM0
−
DQM3
输入/输出 掩饰 这 输出 缓存区 是 放置 在 hi-z (和 latency 的 2) 当
dqm 是 抽样 高 在 读 循环. 在 写 循环, 抽样
dqm 高 将 块 这 写 运作 和 零 latency.
CLK 时钟 输入 系统 时钟 使用 至 样本 输入 在 这 rising 边缘 的
时钟.
CKE 时钟 使能 cke 控制这 时钟 触发 和 deactivation. 当
cke 是 低, 电源 向下 模式, suspend 模式, 或者 自
refresh 模式 是 entered.
V
CC
电源 (+3.3v) 电源 为 输入 缓存区 和 逻辑 电路 inside dram.
V
SS
地面 地面 为 输入 缓存区 和 逻辑 电路 inside dram.
V
CCQ
电源 (+3.3v) 为
i/o 缓存区
separated 电源 从 v
CC
, 至 改进 dq 噪音 免除.
V
SSQ
地面 为 i/o
缓存区
separated 地面 从 v
SS
, 至 改进 dq 噪音 免除.
NC 非 连接 非 连接
: 点此下载
