飞利浦 半导体 产品 规格
74LV595
8-位 串行-在/串行 或者 并行的-输出 变换 寄存器
和 输出 latches (3-状态)
1998 apr 20
3
管脚 描述
管脚
号码
标识 函数
15, 1, 2, 3,
4, 5, 6, 7
Q
0
至 q
7
并行的 数据 输出
8 地 地面 (0v)
9 Q
7’
串行 数据 输出
10 MR 主控 重置 (起作用的 低)
11 SH
CP
变换 寄存器 时钟 输入
12 ST
CP
存储 寄存器 时钟 输入
13 OE 输出 使能 输入 (起作用的 低)
14 D
S
串行 数据 输入
16 V
CC
积极的 供应 电压
管脚 配置
SV00720
14
13
12
11
10
9
8
7
6
5
4
3
2
1
15
16
地
V
CC
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
Q
0
D
S
OE
ST
CP
SH
CP
MR
Q
7’
函数 表格
输入 输出
函数
SH
CP
ST
CP
OE MR D
S
Q
7’
Qn
函数
X X L L X L NC 一个 低 水平的 在 mr仅有的 affects 这 变换 寄存器
X
L L X L L empty 变换 寄存器 承载 在 存储 寄存器
X X H L X L Z 变换 寄存器 clear. 并行的 输出 在 高-阻抗 止-states
X L H H Q
6’
NC
逻辑 高 水平的 shifted 在 变换 寄存器 平台 0. 内容 的 所有 变换
寄存器 stages shifted 通过, e.g. previous 状态 的 平台 6 (内部的
Q
6’
) 呈现 在 这 串行 输出 (q
7’
)
X
L H X NC Q
n’
内容 的 变换 寄存器 stages (内部的 qn’) 是 transferred 至 这
存储 寄存器 和 并行的 输出 stages
L H X Q
6’
Q
n’
内容 的 变换 寄存器 shifted 通过. previous 内容 的 这 变换
寄存器 是 transferred 至 这 存储 寄存器 和 这 并行的 输出
stages
H = 高 电压 水平的
L = 低 电压 水平的
X = don’t 小心
Z = 高 阻抗 止-状态
NC= 非 改变
= 低-至-高 时钟 转变
↓
= 高-至-低 转变
: 点此下载
