生产 数据
WM8772
w
pd rev 4.1 october 2004
7
管脚 描述 – 28 含铅的 ssop
管脚 名字 类型 描述
1 模式 数字的 输入
控制 format 选择
0 = 软件 控制
1 = 硬件 控制
2 mclk 数字的 输入
主控 时钟; 256, 384, 512 或者 768fs (fs = 文字 时钟 frequency)
(联合的 adcmclk 和 dacmclk)
3 bclk 数字的 输入/输出
音频的 接口 位 时钟 (联合的 adcbclk 和 dacbclk)
4 lrc 数字的 输入/输出
音频的 left/正确的 文字 时钟 (联合的 adclrc 和 daclrc)
5 dvdd供应
数字的 积极的 供应
6 dgnd供应
数字的 负的 供应
7 din1 数字的 输入
dac 频道 1 数据 输入
8 din2 数字的 输入
dac 频道 2 数据 输入
9 din3 数字的 输入
dac 频道 3 数据 输入
10 dout 数字的 输出
模数转换器 数据 输出
11 ml/i2s 数字的 输入
软件 模式: 串行 接口 获得 信号
硬件 模式: 输入 音频的 数据 format
12 mc/iwl 数字的 输入
软件 模式: 串行 控制 接口 时钟
硬件 模式: 音频的 数据 输入 文字 长度
13 md/dm 数字的 输入
软件 模式: 串行 接口 数据
硬件 模式: de-emphasis 选择
14 沉默的 数字的 输入/输出
dac 零 标记 输出 或者 dac 沉默的 输入
15 refadc analogue 输出
模数转换器 涉及 缓存区 解耦 管脚; 10uf 外部 解耦
16 vrefn 供应
模数转换器 和 dac 负的 供应
17 vrefp 供应
dac 积极的 涉及 供应
18 vmid analogue 输出
midrail 分隔物 解耦 管脚; 10uf 外部 解耦
19 ainr analogue 输入
模数转换器 正确的 输入
20 ainl analogue 输入
模数转换器 left 输入
21 vout1l analogue 输出
dac 频道 1 left 输出
22 vout1r analogue 输出
dac 频道 1 正确的 输出
23 vout2l analogue 输出
dac 频道 2 left 输出
24 vout2r analogue 输出
dac 频道 2 正确的 输出
25 vout3l analogue 输出
dac 频道 3 left 输出
26 vout3r analogue 输出
dac 频道 3 正确的 输出
27 agnd 供应
analogue 负的 供应 和 基质 连接
28 avdd 供应
analogue 积极的 供应
便条
: 数字的 输入 管脚 有 施密特 触发 输入 缓存区.
: 点此下载
