产品 预告(展)
WM8775
w
pp rev 1.8, 六月 2004
9
BCLK
ADCLRC
t
BCH
t
BCL
t
BCY
DOUT
t
LRSU
t
LRH
t
DD
图示 5 数字的 音频的 数据 定时 – 从动装置 模式
测试 情况
avdd = 5v, dvdd = 3.3v, agnd = 0v, dgnd = 0v, t
一个
= +25
o
c, 从动装置 模式, fs = 48khz, mclk = 256fs 除非 否则
陈述.
参数 标识 测试 情况 最小值 典型值 最大值 单位
音频的 数据 输入 定时 信息
bclk 循环 时间
t
BCY
50 ns
bclk 脉冲波 宽度 高
t
BCH
20 ns
bclk 脉冲波 宽度 低
t
BCL
20 ns
adclrc 设置-向上 时间 至
bclk rising 边缘
t
LRSU
10 ns
adclrc 支撑 时间 从
bclk rising 边缘
t
LRH
10 ns
dout 传播 延迟
从 bclk 下落 边缘
t
DD
0 10 ns
表格 3 数字的 音频的 数据 定时 – 从动装置 模式
便条:
adclrc 应当 是 同步的 和 mclk, 虽然 这 wm8775 接口 是 tolerant 的 阶段 变化 或者 jitter 在
这些 信号.
: 点此下载
