生产 数据
WM8720
wolfson 微电子学 有限公司
pd rev 3.0 十一月 2000
7
设备 描述
wm8720 是 一个 完全 立体的 音频的 数字的-至-analogue 转换器, 包含 数字的 interpolation 过滤,
multibit sigma delta 和 dither, 切换 电容 multibit 立体的 dac 和 输出 smoothing 过滤.
控制 的 内部的 符合实际 的 这 设备 是 用 也 硬件 控制 (管脚 编写程序) 或者
软件 控制 (串行 接口). 这 模式 管脚 选择 在 硬件 和 软件 控制. 在
软件 控制 模式, 一个 spi 类型 接口 是 使用. 这个 接口 将 是 异步的 至 这
音频的 数据 接口. 控制 数据 将 是 re-同步 至 这 音频的 处理 内部.
这 设备 是 管脚 兼容 和 这 pcm1720, 但是 使用 额外的 管脚 那 是 不 使用 在 那
设备 至 达到 更好 用户 flexibility.
运作 使用 系统 时钟 的 256fs 或者 384fs 是 提供. 选择 在 时钟 比率 是 正在
automatically 控制 在 硬件 模式, 或者 串行 控制 当 在 软件 模式. 样本 比率
(fs) 从 较少 比 8ks/s 至 96ks/s 是 允许, 提供 这 适合的 系统 时钟 是 input.
这 数据 接口 支持 正常的 (japanese 正确的 justified) 和 i
2
s (飞利浦 left justified, 一个 位
delayed) 接口 formats, 在 两个都
‘
packed
’
和 unpacked 形式. 当 在 硬件 模式, 这 三
串行 接口 管脚 变为 控制 管脚 至 准许 选择 的 输入 数据 format 类型 (i
2
s 或者 正常的),
输入 文字 长度 (16, 18, 20, 或者 24-位) 和 de-emphasis function.
系统 时钟
这 系统 时钟 为 wm8720 必须 是 也 256fs 或者 384fs, 在哪里 fs 是 这 音频的 抽样
频率 (lrcin) 典型地 32khz, 44.1khz, 48 或者 96khz. 这 系统 时钟 是 使用 至 运作 这
数字的 过滤 和 这 噪音 shaping 电路.
wm8720 有 一个 系统 时钟 发现 电路系统 那 automatically 确定 what 这 系统 时钟
频率 相关的 至 这 抽样 比率 是 (至 在里面
±
8 系统 clocks). 如果 更好 than 8 clocks 错误,
然后 这 接口 shuts 向下 这 dac 和 mutes 这 输出. 这 系统 时钟 应当 是
synchronised 和 lrcin, 但是 wm8720 是 tolerant 的 阶段 differences 或者 jitter 在 这个 时钟. severe
扭曲量 在 这 阶段 区别 在 lrcin 和 这 系统 时钟 将 是 发现, 和 导致
这 设备 至 automatically resynchronise. 如果 这 externally 应用 lrcin slips 在 阶段 用 更多
比 half 这 内部的 lrcin 时期, 这个 是 获得 从 主控 时钟, 然后 这 接口
resynchronises. 此类 一个 情况 将, 为 例子, 出现 如果 重复的 lrcin clocks 是 received 和
仅有的 252 系统 clocks 每 时期. 在 这个 情况 这 接口 将 resynchronise 每 64 lrcin
时期. 在 resynchronisation, 这 设备 将 也 repeat 这 previous 样本, 或者 漏出 这 next
样本, 取决于 在 这 nature 的 这 阶段 slip. 这个 将 确保 非 discernible
“
click
“
在 这
analogue 输出 在 resynchronisation. 表格 1 显示 这 典型 系统 时钟 频率 输入
为 这 wm8720.
系统 时钟 频率 (mhz)
抽样 比率 (lrcin)
256fs 384fs
32kHz 8.192 12.288
44.1khz 11.2896 16.9340
48kHz 12.288 18.432
96kHz 24.576 36.864
表格 1 系统 时钟 发生率 相比 抽样 比率
音频的 数据 接口
这 串行 数据 接口 至 wm8720 是 全部地 兼容 和 两个都 正常的 (msb 第一, 正确的-justified) 或者
I
2
s 接口. 数据 将 是
‘
packed
’
(号码 的 串行 位 clocks 每 lrcin 时期 是 exactly 2 时间
这 号码 的 数据 位, i.e. 正常情况下 32 在 16-位 模式) 或者 unpacked (more 比 32 位 clocks 每
lrcin 时期).
这 wm8720 将 automatically 发现 16-位 packed 数据 正在 sent 至 这 设备 在 正常的 模式,
和 接受 这 数据 在 这个 输入 format accordingly.
I
2
s 模式 描述
0 正常的 format (msb-第一, 正确的 justified)
1I
2
s format (飞利浦 串行 数据 协议 )
表格 2 串行 接口 formats
: 点此下载
