CS5301
http://onsemi.com
9
包装 管脚 描述
包装 管脚 # 管脚 标识 函数
1 竞赛 输出 的 这 错误 放大器 和 输入 为 这 pwm
comparators.
2 V
FB
电压 反馈 管脚. 至 使用 adaptive 电压 安置
(avp) 选择 一个 补偿 电压 在 明亮的 加载 和 连接 一个
电阻 在 v
FB
和 v
输出
. 这 输入 偏差 电流 的 这
V
FB
管脚 和 这 电阻 值 决定 输出 电压 补偿
为 零 输出 电流. 短的 v
FB
至 v
输出
为 非 avp.
3 V
DRP
电流 sense 输出 为 avp. 这 补偿 的 这个 管脚 在之上 这
dac 电压 是 均衡的 至 这 输出 电流. 连接 一个
电阻 从 这个 管脚 至 v
FB
至 设置 数量 avp 或者 leave 这个
管脚 打开 为 非 avp.
4–6 CS1–CS3 电流 sense 输入. 连接 电流 sense 网络 为 这
相应的 阶段 至 各自 输入.
7 CS
REF
涉及 为 电流 sense 放大器. 至 balance 输入
补偿 电压 在 这 反相的 和 同相 输入
的 这 电流 sense 放大器, 连接 一个 电阻 在
CS
REF
和 这 输出 电压. 这 值 应当 是 1/3 的
这 值 的 这 电阻器 连接 至 这 csx 管脚.
8 PWRGD 电源 好的 输出. 打开 集电级 输出 变得 低 当
CS
REF
是 输出 的 规章制度.
9–13 V
ID4
–V
ID0
电压 id dac 输入. 这些 管脚 是 内部 牵引的 向上 至
3.3
v 如果 left 打开.
14 PWRGDS 电源 好的 sense. 连接 至 输出.
15 I
LIM
sets 门槛 为 电流 限制. 连接 至 涉及 通过
一个 resistive 分隔物.
16 REF
涉及 输出. 分离 和 0.1
µ
f 至 lgnd.
17 LGND 返回 为 内部的 控制 电路 和 ic 基质 连接.
18 V
CCH3
电源 为 门(h)3.
19 门(h)3 高 一侧 驱动器 #3.
20 GND3 返回 为 #3 驱动器.
21 门(l)3 低 一侧 驱动器 #3.
22 V
CCL23
电源 为 门(l)2 和 门(l)3.
23 门(l)2 低 一侧 驱动器 #2.
24 GND2 返回 为 #2 驱动器.
25 门(h)2 高 一侧 驱动器 #2.
26 V
CCH12
电源 为 门(h)1 和 门(h)2. uvlo sense 为 高
一侧 驱动器 供应 connects 至 这个 管脚.
27 门(h)1 高 一侧 驱动器 #1.
28 GND1 返回 #1 驱动器.
29 门(l)1 低 一侧 驱动器 #1.
30 V
CCL1
电源 为 门(l)1.
31 V
CCL
电源 为 内部的 控制 电路 和 uvlo sense 为 逻辑.
32 R
OSC
一个 电阻 从 这个 管脚 至 地面 sets 运行 频率
和 v
FB
偏差 电流.
: 点此下载
