scls412i −april 1998 − 修订 april 2005
2
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
描述/订货 信息 (持续)
这 ’lv574a 设备 是 octal 边缘-triggered d-类型 flip-flops 设计 为 2-v 至 5.5-v v
CC
运作.
这些 设备 特性 3-状态 输出 设计 specifically 为 驱动 高级地 电容的 或者 相当地
低-阻抗 负载. 这 设备 是 特别 合适的 为 implementing 缓存区 寄存器, i/o ports,
双向的 总线 驱动器, 和 working 寄存器.
在 这 积极的 转变 的 这 时钟 (clk) 输入, 这 q 输出 是 设置 至 这 逻辑 水平 设置 向上 在 这 数据
(d) 输入.
一个 缓冲 输出-使能 (oe
) 输入 能 是 使用 至 放置 这 第八 输出 在 也 一个 正常的 逻辑 状态 (高
或者 低 逻辑 水平) 或者 高-阻抗 状态. 在 这 高-阻抗 state, 这 输出 neither 加载 也不 驱动 这
总线 线条 significantly. 这 高-阻抗 状态 和 增加 驱动 提供 这 能力 至 驱动 总线 线条
没有 需要 为 接口 或者 pullup 组件.
OE
做 不 影响 这 内部的 行动的 这 flip-flops. old 数据 能 是 retained 或者 新 数据 能 是 entered
当 这 输出 是 在 这 高-阻抗 状态.
至 确保 这 高-阻抗 状态 在 电源 向上 或者 电源 向下, oe
应当 是 系 至 v
CC
通过 一个 pullup
电阻; 这 最小 值 的 这 电阻 是 决定 用 这 电流-sinking 能力 的 这 驱动器.
这些 设备 是 全部地 指定 为 partial-电源-向下 产品 使用 i
止
. 这 i
止
电路系统 使不能运转 这
输出, 阻止 损害的 电流 backflow 通过 这 设备 当 它们 是 powered 向下.
终端 assignments
1234
一个
1D OE V
CC
1Q
B
3D 3Q 2D 2Q
C
5D 4D 5Q 4Q
D
7D 7Q 6D 6Q
E
地 8D CLK 8Q
函数 表格
(各自 flip-flop)
输入
输出
OE CLK D
输出
Q
L
↑
H H
L
↑
LL
L h 或者 l X Q
0
H X X Z
gqn 包装
(顶 视图)
1234
一个
B
C
D
E
: 点此下载
