WS57C49C
V
CC
一个
8
一个
9
一个
10
cs1/v
PP
一个
11
一个
12
O
7
O
6
O
5
O
4
O
3
一个
7
一个
6
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
O
0
O
1
O
2
地
一个
10
cs1/v
PP
一个
11
一个
12
NC
O
7
O
6
一个
5
一个
6
一个
7
V
CC
一个
8
一个
9
NC
一个
4
一个
3
一个
2
一个
1
一个
0
NC
O
0
O
1
O
2
nc o
3
O
4
O
5
地
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
1
432
28 27
26
25
24
23
22
21
20
19
5
6
7
8
9
10
11
12 13 14
15
16
17
18
顶 视图
碎片 运输车 cerdip/塑料 插件
Flatpack
管脚 配置
2-39
高 速 8k
x
8 cmos prom/rprom
关键 特性
•
过激-快 进入 时间
•
管脚 兼容 和 双极 proms
— t
ACC
= 25 ns
•
不受影响 至 获得-向上
— t
CS
= 12 ns
— 向上 至 200 毫安
•
低 电源 消耗量
•
静电释放 保护 超过 2000 v
•
快 程序编制
•
有 在 300 mil 插件 和 pldcc
一般 描述
这 ws57c49c 是 一个 高 效能 64k uv 可擦掉的 用电气 re-programmable read 仅有的 记忆
(rprom). 它 是 制造的 在 一个 先进的 cmos 技术 这个 使能 它 至 运作 在 双极 prom
speeds 当 consuming 仅有的 25% 的 这 电源 必需的 用 它的 双极 counterparts. 一个 更远 有利因素 的 这
ws57c49c 在 双极 prom 设备 是 这 事实 那 它 运用 一个 proven 非易失存储器 技术. 这个 使能 这
全部 记忆 排列 至 是 测试 为 切换 特性 和 符合实际 之后 组装. 不像 设备 这个
不能 是 erased, 每 ws57c49c 在 一个 windowed 包装 是 100% 测试 和 worst 情况 测试 patterns 两个都
在之前 和 之后 组装.
这 ws57c49c 是 配置 在 这 标准 双极 prom 引脚 这个 提供 一个 容易 upgrade path 为
系统 这个 是 目前 使用 双极 proms, 或者 它的 predecessor, 这 ws57c49b.
产品 选择 手册
参数 57c49c-25 57c49c-35 57c49c-45 57c49c-55 57c49c-70
地址 进入 时间 (最大值) 25 ns 35 ns 45 ns 55 ns 70 ns
cs 至 输出 有效的 时间 (最大值) 12 ns 20 ns 25 ns 25 ns 25 ns
行
解码器
非易失存储器 排列
65,536 位
COLUMN
解码器
SENSE
放大器
8
输出
cs1/ V
PP
a0 - a4
COLUMN
地址
a5 - a12
行
地址
8
5
块 图解
返回 至 主要的 menu