40mx 和 42mx fpga families
1-4 v6.0
routing 结构
这 mx architecture 使用 vertical 和 horizontal routing
轨道 至 interconnect 这各种各样的 逻辑 和 i/o modules.
这些 routing 轨道 是 metal interconnects 那 将 是
持续的 或者 分割 在 部分. varying 段
长度 准许 这 interconnect 的 在 90% 的 设计
轨道 至 出现 和 仅有的 二 antifuse 连接.
部分 能 是 joined 至gether 在 这 ends 使用
antifuses 至 增加 它们的 长度 向上 至 这 全部 长度 的
这 追踪. 所有 interconnects 能 是 accomplished 和 一个
最大 的 四 antifuses.
horizontal routing
horizontal routing 轨道 span 这 全部的 行 长度 或者
是 分隔 在 多样的部分 和 是 located 在
在 这 rows 的 单元s. 任何 段 那 spans
更多 比 一个-第三 的 这行 长度 是 考虑 一个
长 horizontal 段. 一个 典型 频道 是 显示 在
图示 1-6. 在里面 horizontal routing, 专心致志的 routing
轨道 是 使用 为 global时钟 网络 和 为 电源
和 地面 系-止 轨道. 非-专心致志的 轨道 是 使用
为 信号 nets.
vertical routing
另一 设置 的 routing 轨道 run vertically 通过 这
单元. 那里 是 三 类型的 vertical 轨道: 输入,
输出, 和 长. 长 轨道span 这 column 长度 的
这 单元, 和 能 是 分隔 在 多样的 部分.
各自 段 在 一个 输入 track 是 专心致志的 至 这 输入
的 一个 particular 单元; 各自 段 在 一个 输出 追踪
是 专心致志的 至 这 输出 的 一个 particular 单元. 长
部分 是 uncommitted 一个d 能 是 assigned 在
routing. 各自 输出 段 spans 四 途径 (二
在之上 和 二 在下), 除了 near 这 顶 和 bottom
的 这 排列, 在哪里 边缘 effects 出现. 长 vertical
轨道 包含 也 一个 或者二 部分. 一个 例子
的 vertical routing 轨道和 部分 是 显示 在
图示 1-6.
antifuse 结构
一个 antifuse 是 一个 "正常情况下打开" 结构. 这 使用 的
antifuses 至 执行 一个 可编程序的 逻辑 设备
结果 在 高级地 testable structures 作 好 作 效率高的
程序编制 algorithms. there 是 非 前-存在
连接; temporary 连接 能 是 制造 使用
通过 晶体管. 这些 temporary 连接 能 分开
单独的 antifuses 至 是 编写程序 和 单独的
电路 结构 至 是 测试, 这个 能 是 完毕 在之前
和 之后 程序编制. 为 instance, 所有 metal 轨道 能
是 测试 为 continuity 和 shorts 在 调整
轨道, 和 这 符合实际的 所有 逻辑 modules 能 是
核实.
时钟 网络
这 40mx 设备 有 一个 global 时钟 分发
网络 (clk). 一个 信号 能 是 放 在 这 clk 网络
用 正在 routed 通过 这 clkbuf 缓存区.
在 42mx 设备, 那里 是 二 低-skew, 高-输出
时钟 分发 网络, 涉及 至 作 clka 和
clkb. 各自 网络 有 一个 时钟 单元 (clkmod) 那
能 选择 这 源 的 这 时钟 信号 从 任何 的 这
下列的 (图示 1-7 在 页 1-5):
• externally 从 这 clka 垫子, 使用 clkbuf
缓存区
• externally 从 这 clkb 垫子, 使用 clkbuf
缓存区
• 内部 从 这 clkinta 输入, 使用 clkint
缓存区
• 内部 从 这 clkintb 输入, 使用 clkint
缓存区
这 时钟 modules 是 located 在 这 顶 行 的 i/o
modules. 时钟 驱动器 和 一个 专心致志的 horizontal 时钟
追踪 是 located 在 各自 horizontal routing 频道.
时钟 输入 焊盘 在 两个都 40mx 和 42mx 设备 能
也 是 使用 作 正常的 i/os, bypassing 这 时钟
网络.
这 a42mx36 设备 有 四额外的 寄存器 控制
resources, called quadrant 时钟 网络 (图示 1-8 在
页 1-5). 各自 quadrant 时钟 提供 一个 local, 高-
输出 resource 至 这 相接的 逻辑 modules 在里面
它的 quadrant 的 这 设备.quadrant 时钟 信号 能
originate 从 明确的 i/o 管脚或者 从 这 内部的 排列
和 能 是 使用 作 一个 secondary 寄存器 时钟, 寄存器
clear, 或者 输出 使能.
图示 1-6 •
mx routing 结构
Segmented
Horizontal
Routing
逻辑
Modules
Antifuses
Vertical routing 轨道
: 点此下载
