详细地 描述
这 max1167/max1168 低-电源, multichannel, 16-位
adcs 特性 一个 successive-approximation 模数转换器, 自动-
matic 电源-向下, 整体的 +4.096v 涉及, 和 一个
高-速 spi/qspi/microwire-兼容 接口.
一个 dspr 输入 和 dspx 输出 准许 这 max1168 至
communicate 和 数字的 信号 processors (dsps) 和
非 外部 glue 逻辑. 这 max1167/max1168 运作
和 一个 单独的 +5v 相似物 供应 和 特性 一个 独立的
数字的 供应, 准许 直接 接合 和 +2.7v 至
+5.5v 数字的 逻辑.
计算数量 3 和 4 显示 这 函数的 图解 的 这
max1167/max1168, 和 计算数量 5 和 6 显示 这
max1167/max1168 在 一个 典型 运行 电路. 这
串行 接口 使简化 交流 和 微观的-
processors (µps).
在 外部 涉及 模式, 这 max1167/max1168
有 二 电源 模式: 正常的 模式 和 关闭
模式. 驱动
CS
高 places 这 max1167/max1168 在
关闭 模式, 减少 这 供应 电流 至 0.6µa
(典型值). 拉
CS
低 至 放置 这 max1167/max1168 在
正常的 运行 模式. 这 内部的 涉及 模式
提供 软件-可编程序的, 电源-向下 选项 作
显示 在 表格 5.
在 spi/qspi/microwire 模式, 一个 下落 边缘 在
CS
wakes 这 相似物 电路系统 和 准许 sclk 至 时钟 在
数据. acquisition 和 转换 是 initiated 用 sclk.
这 转换 结果 是 有 在 dout 在 单极的
串行 format. dout 是 使保持 低 直到 数据 变为
有 (msb 第一) 在 这 8th 下落 边缘 的 sclk
当 在 8-位 转移 模式, 和 在 这 16th 下落
边缘 当 在 16-位 转移 模式 (看 这
运行
模式
部分). 图示 8 显示 这 详细地 spi/qspi/
microwire 串行-接口 定时 图解.
在 外部 时钟 模式, 这 max1168 也 接口
和 dsps. 在 dsp 模式, 一个 框架-同步 脉冲波 从 这
dsp initiates 一个 转换 那 是 驱动 用 sclk. 这
max1168 formats 一个 框架-同步 脉冲波 至 notify 这 dsp
那 这 转换 结果 是 有 在 dout 在
msb-第一, 单极的, 串行-数据 format. 图示 16 显示
这 详细地 dsp 串行-接口 定时 图解 (看 这
运行 模式
部分).
相似物 输入
图示 7 illustrates 这 输入-抽样 architecture 的
这 模数转换器. 这 电压 应用 在 ref 或者 这 内部的
+4.096v 涉及 sets 这 全部-规模 输入 电压.
max1167/max1168
multichannel, 16-位, 200ksps 相似物-至-数字的
转换器
______________________________________________________________________________________ 11
管脚 描述 (持续)
管脚
MAX1167 MAX1168
名字 函数
—
13 AIN6 相似物 输入 6
—
14 AIN7 相似物 输入 7
—
23 DSPX
dsp 框架-同步 transmit 输出. 一个 框架-同步 脉冲波 在 dspx notifies 这 dsp 那 这
msb 数据 是 有 在 dout. leave dspx unconnected 当 不 在 dsp 模式.
—
24 n.c. 非 连接. 不 内部 连接.
DGND
1mA
C
加载
= 30pf
DOUT
DOUT
C
加载
= 30pf
1mA
DGND
DV
DD
一个) v
OL
至 v
OH
b) 高-z 至 v
OL
和 v
OH
至 v
OL
图示 1. 加载 电路 为 dout 使能 时间 和 sclk-至-
dout 延迟 时间
DGND
1mA
C
加载
= 30pf
DOUT
DOUT
C
加载
= 30pf
1mA
DGND
DV
DD
一个) v
OH
至 高-z
b) v
OL
至 高-z
图示 2. 加载 电路 为 dout 使不能运转 时间
: 点此下载
