MAX1664
起作用的-矩阵变换 liquid 结晶 显示
(amlcd) 供应
10 ______________________________________________________________________________________
这 heart 的 这 pll 是 这 vco, 这个 是 修整 至 一个
名义上的 频率 的 1.92mhz 为 一个 控制 电压 (在
这 pllc 管脚) 的 1.250v. 这个 高-频率 内部的
时钟 是 分隔 digitally 和 一个 分隔 比率 选择
用 管脚-strapping fpll 至 地, ref, 或者 在. 这个 分隔
时钟 是 对照的 至 这 backplane 时钟 用 一个 inter-
nal 阶段 比较器 (rising-边缘 triggered). 这
阶段 探测器 在 转变 adjusts 这 vco 控制 电压
直到 这 二 发生率 (和 阶段) 相一致. 这个
反馈 循环 是 补偿 在 这 pllc 管脚.
在 一些 产品, 这 backplane 时钟 将 是 halt-
ed 为 一些 循环 在 screen scans 或者 将 不
是 立即 应用 在 电源-向上. 这 pll 包含
一个 专卖的 阶段-探测器 architecture 那 迷你-
mizes 频率 错误 在 时钟 dropouts 的 更多
比 二 循环 和 re-establishes 锁 立即
当 这 时钟 重新开始.
准备好 指示信号 (rdy)
这 rdy 管脚 有 一个 打开-流 输出 和 indicates
当 所有 三 输出 是 在 规章制度. 这 打开-流
输出 变为 高 阻抗 当 所有 三 转变-
er 输出 是 在里面 10% 的 它们的 规章制度 setpoints.
设计 程序 和
______________组件 选择
输出 电压 选择
这 三 输出 电压 作 好 作 这 直流 偏差 为 这
backplane 时钟 是 可调整的 在 这 max1664, 作
显示 在 图示 3. 设置 各自 输出 使用 二 标准
1% 电阻器 至 表格 一个 电压 分隔物 在 这
选择 输出 和 它的 各自的 反馈 管脚. 使用
这 下列的 equations 至 计算 这 抵制.
直流-直流 1 输出
为 v
OUT1
= 5v, 典型 值 是 r2 = 100k
Ω
和 r1
= 301k
Ω
. 至 设置 v
OUT1
至 另一 电压, choose r2 =
100k
Ω
和 c
FB1
= 50pf, 和 计算 r1 作 跟随:
直流-直流 2 积极的 输出
为 v
OUT2+
= 15v, 典型 值 是 r8 = 49.9k
Ω
和
r7 = 549k
Ω
. 至 设置 v
OUT2+
至 另一 电压, choose
r8 = 49.9k
Ω
和 计算 r7 作 跟随:
直流-直流 2 负的 输出
为 这 负的 输出 电压, 这 fb2- 门槛 volt-
age 是 0. 为 v
out2-
= -5v, 典型 值 是 r5 =
49.9k
Ω
和 r6 = 200k
Ω
. 至 设置 v
OUT2+
至 另一 volt-
age, choose r5 = 49.9k
Ω
和 计算 r6 作 跟随:
直流 偏差 为 这 backplane 驱动器
为 v
DCBIAS
= v
BPVDD
/2, 典型 值 是 r3 = r4 =
100k
Ω
. 至 设置 这 直流 偏差 至 一个 不同的 值, choose
r4 和 计算 r3 作 跟随:
R3 R4
V - V
V - V
- 1
BPVDD BPVSS
DCBIAS BPVSS
=
R6 R5
V
V
out2-
REF
=
R7 R8
V
V
- 1
OUT2
FB2
=
+
+
R1 R2
V
V
- 1
OUT1
FB1
=
阶段
探测器
VCO
÷
4
÷
2
PLLC
÷
N*
在
REF
BPCLK
*see 表格 1 为
选择 值 的 n.
直流-直流 1
R
PLLC
C
PLLC
C
调往
直流-直流 2
地
图示 2. 内部的 pll 运作 在里面 这 max1664
BPV
DD
C
FB1
R2
R1
FB2+
fb2-
BPDRV
FB1
R5
R6
V
out2-
R7
R8
REF
BPV
SS
C
C
V
OUT1
V
OUT2+
R3
直流
偏差
R4
MAX1664
图示 3. 输出 电压 选择
: 点此下载
