max1840/max1841
低-电压 sim/smart card
水平的 翻译 在 µmax
_______________________________________________________________________________________ 5
欠压
关闭 波形
max1840/1-10
1ms/div
V
CC
0.5v/div
0
1.5v
1V
clk, rst, 或者 io
0.5v/div
0
ddrv 至 io 和 数据 波形
(max1841 仅有的)
max1840/1-11
1
µ
s/div
DDRV
2v/div
0
3V
3V
IO
2v/div
0
数据
2v/div
0
5V
典型 运行 特性 (持续)
(电路 的 图示 1, dv
CC
= 3.0v, v
CC
= +5.0v, ddrv 或者 数据 = dv
CC
, rin = cin = 地, t
一个
= +25°c, 除非 否则 指出.)
名字
2 2 DV
CC
3 3 CIN
4 4 RIN
— 5 DDRV
8 8 CLK
7 7 RST
6 6 地
5 —
SHDN
1 数据1
系统 控制 数据 输入/输出. 一个 打开-流 io 和 一个 20k
Ω
拉-向上
电阻 至 dv
CC
. 为 双向的 数据 转移, 连接 至 一个 打开-流 控制 输出
有能力 的 sinking 1ma 当 拉 数据 低. 如果 这 控制 是 不 打开-流, 使用
ddrv 至 send 数据 和 数据 至 receive 数据.
MAX1840 MAX1841
10 10 IO
9 9 V
CC
card-一侧 双向的 输入/输出. 一个 打开-流 输出 和 一个 10k
Ω
拉-向上 电阻 至
V
CC
. 为 双向的 数据 转移, 连接 至 一个 打开-流 card 输出 有能力 的 下沉-
ing 1ma 当 拉 io 低. actively 牵引的 低 在 关闭.
供应 电压 为 card-一侧 数字的 管脚. 设置 在 +1.7v 至 +5.5v. 恰当的 供应 bypassing
是 必需的 至 满足 ±10kv 静电释放 规格.
时钟 输出 至 card. actively 牵引的 低 在 关闭.
重置 输出 至 card. actively 牵引的 低 在 关闭.
系统 控制 和 card 地面
关闭 模式 输入. 驱动
SHDN
低 减少 这 总的 供应 电流 至 较少 比
1µa. 在 关闭 模式, rst, clk, 和 io 是 actively 牵引的 低 和 这 转移 门
在 数据 和 io 是 无能. 当 不 使用, 连接
SHDN
至 dv
CC
.
optional 系统 控制 数据 输入. 连接 至 控制者 没有 一个 打开-流 输出-
放. 当 不 使用, 连接 ddrv 至 dv
CC
.
系统 控制 重置 输入
系统 控制 时钟 输入
供应 电压 为 系统 控制 数字的 管脚. 设置 在 +1.4v 至 +5.5v.
函数
管脚
管脚 描述
: 点此下载
