MAX192
低-电源, 8-频道,
串行 10-位 adcs
6
________________________________________________________________________________________________
+5V
3k
C
加载
DGND
DOUT
C
加载
DGND
3k
DOUT
一个) 高-z 至 v
OH
和 v
OL
至 v
OH
b) 高-z 至 v
OL
和 v
OH
至 v
OL
+3V
3k
C
加载
DGND
DOUT
C
加载
DGND
3k
DOUT
一个) v
OH
至 高-z b) v
OL
至 高-z
图示 1. 加载 电路 为 使能 时间
图示 2. 加载 电路 为 无能 时间
管脚 描述
管脚 名字 函数
1–8 CH0–CH7 抽样 相似物 输入
9, 13 AGND
相似物 地面. 也 在- 输入 为 单独的-使能 conversions. 连接 两个都 agnd 管脚 至
相似物 地面.
10
SHDN
三-水平的 关闭 输入. 拉 shdn 低 shuts 这 max192 向下 至 10µa (最大值) 供应 cur-
rent, 否则 这 max192 是 全部地 运算的. 拉 shdn 高 puts 这 涉及-缓存区 amplifi-
er 在 内部的 补偿 模式. letting shdn float puts 这 涉及-缓存区 放大器 在 外部
补偿 模式.
11 VREF
涉及 电压 为 相似物-至-数字的 转换. 也, 输出 的 这 涉及 缓存区 放大器.
增加 一个 4.7µf 电容 至 地面 当 使用 外部 补偿 模式. 也 功能 作 一个
输入 当 使用 和 一个 精确 外部 涉及.
12 REFADJ 涉及-缓存区 放大器 输入. 至 使不能运转 这 涉及-缓存区 放大器, 系 refadj 至 v
DD
.
14 DGND 数字的 地面
15 DOUT
串行 数据 输出. 数据 是 clocked 输出 在 这 下落 边缘 的 sclk. 高 阻抗 当
CS
是
高.
16 SSTRB
串行 strobe 输出. 在 内部的 时钟 模式, sstrb 变得 低 当 这 max192 begins 这 一个/d
转换 和 变得 高 当 这 转换 是 完毕. 在 外部 时钟 模式, sstrb 脉冲 高
为 一个 时钟 时期 在之前 这 msb decision. sstrb 是 高 阻抗 当
CS
是 高
(外部 模式).
17 DIN 串行 数据 输入. 数据 是 clocked 在 在 这 rising 边缘 的 sclk.
18
CS
起作用的-低 碎片 选择. 数据 将 不 是 clocked 在 din 除非
CS
是 低. 当
CS
是 高, dout
是 高 阻抗.
19 SCLK
串行 时钟 输入. clocks 数据 在 和 输出 的 串行 接口. 在 外部 时钟 模式, sclk 也 sets
这 转换 速. (职责 循环 必须 是 40% 至 60% 在 外部 时钟 模式.)
20 V
DD
积极的 供应 电压, +5v ±5%
: 点此下载
