_______________详细地 描述
这 max195 使用 一个 successive-approximation 寄存器
(sar) 至 转变 一个 相似物 输入 至 一个 16-位 数字的
代号, 这个 输出 作 一个 串行 数据 stream. 这 数据
位 能 是 读 也 在 这 转换, 在 这
clk 时钟 比率, 或者 在 conversions 异步的
和 clk 在 这 sclk 比率 (向上 至 5mbps).
这 max195 包含 一个 电容的 数字的-至-相似物
转换器 (dac) 那 提供 一个 固有的 追踪/支撑
输入. 这 接口 和 控制 逻辑 是 设计 为
容易 连接 至 大多数 微处理器 (µps), 限制的
这 需要 为 外部 组件. 在 增加 至 这
sar 和 dac, 这 max195 包含 一个 串行 接口, 一个
抽样 比较器 使用 用 这 sar, ten 校准
dacs, 和 控制 逻辑 为 校准 和 转换.
这 dac 组成 的 一个 排列 的 16 电容 和
二进制的 weighted 值 加 一个 “dummy lsb” capaci-
tor (图示 1). 在 输入 acquisition 在 单极的
模式, 这 排列’s 一般 终端 是 连接 至
agnd 和 所有 自由 terminals 是 连接 至 这 输入
信号 (ain). 之后 acquisition, 这 一般 终端 是
disconnected 从 agnd 和 这 自由 terminals 是
disconnected 从 ain, trapping 一个 承担 均衡的
至 这 输入 电压 在 这 电容 排列.
这 自由 终端 的 这 msb (largest) 电容 是 con-
nected 至 这 涉及 (ref), 这个 pulls 这 一般
终端 (连接 至 这 比较器) 积极的.
同时发生地, 这 自由 terminals 的 所有 其它 capaci-
tors 在 这 排列 是 连接 至 agnd, 这个 驱动
这 比较器 输入 负的. 如果 这 相似物 输入 是
near v
REF
, 连接 这 msb’s 自由 终端 至 ref
仅有的 pulls 这 比较器 输入 slightly 积极的.
不管怎样, 连接 这 remaining 电容’s 自由 ter-
minals 至 地面 驱动 这 比较器 输入 好
在下 地面, 所以 这 比较器 输入 是 负的, 这
比较器 输出 是 低, 和 这 msb 是 设置 高. 如果
这 相似物 输入 是 near 地面, 这 比较器 输出
是 高 和 这 msb 是 低.
下列的 这个, 这 next largest 电容 是 disconnect-
ed 从 agnd 和 连接 至 ref, 和 这 com-
parator 确定 这 next 位. 这个 持续 直到 所有
位 有 被 决定. 为 一个 双极 输入 范围,
这 msb 电容 是 连接 至 ref 相当 比 ain
在 输入 acquisition, 这个 结果 在 一个 输入 范围
的 v
REF
至 -v
REF
.
MAX195
16-位, 85ksps 模数转换器 和 10µa 关闭
_______________________________________________________________________________________ 5
______________________________________________________________管脚 描述
管脚 名字 函数
1
bp/向上/
SHDN
双极/单极的/关闭 输入. 三-状态 输入 选择 双极 或者 单极的 输入 范围, 或者 shutdown.
0v = 关闭, +5v = 单极的, floating = 双极.
2 CLK 转换 时钟 输入
3 SCLK 串行 时钟 输入 是 使用 至 变换 数据 输出 在 conversions. 将 是 异步的 至 clk.
4 VDDD +5v 数字的 电源 供应
5 DOUT 串行 数据 输出, msb 第一
6 DGND 数字的 地面
7
EOC
终止-的-转换/校准 output—normally 低. rises 一个 时钟 循环 之后 这 beginning 的 转换
或者 校准 和 falls 一个 时钟 循环 之后 这 终止 的 也. 将 是 使用 作 一个 输出 framing 信号.
8
CS
碎片-选择 input—active 低. 使能 这 串行 接口 和 这 三-状态 数据 输出 (dout).
9
CONV
转变-开始 input—active 低. 转换 begins 在 这 下落 边缘 之后
CONV
变得 低 如果 这 输入
信号 有 被 acquired; 否则, 在 这 下落 时钟 边缘 之后 acquisition.
10
重置
重置 输入. 拉
重置
低 places 这 模数转换器 在 一个 inactive 状态. rising 边缘 resets 控制 逻辑 和
begins 校准.
11 VSSD -5v 数字的 电源 供应
12 REF 涉及 输入, 0 至 5v
13 AIN 相似物 输入, 0 至 v
REF
单极的 或者 ±v
REF
双极 范围
14 AGND 相似物 地面
15 VSSA -5v 相似物 电源 供应
16 VDDA +5v 相似物 电源 供应
: 点此下载
