X2804C
3
字节 加载 循环, started 用 这
我们
高 至 低
转变, 必须 begin 在里面 20
µ
s 的 这 下落 边缘 的
这 preceding
我们
. 如果 一个 subsequent
我们
高 至 低
转变 是 不 发现 在里面 20
µ
s, 这 内部的 自动-
matic 程序编制 循环 将 commence. 那里 是 非
页 写 window 限制. 这 页 写 window 是
infinitely 宽, 所以 长 作 这 host 持续 至 进入
这 设备 在里面 这 字节 加载 循环 时间 的 20
µ
s.
数据
Polling
这 x2804c 特性
数据
polling 作 一个 方法 至
表明 至 这 host 系统 那 这 字节 写 或者 页
写 循环 有 完成.
数据
polling 准许 一个 简单的
位 测试 运作 至 决定 这 状态 的 这 x2804c,
eliminating 额外的 中断 输入 或者 外部 hard-
ware. 在 这 内部的 程序编制 循环, 任何 在-
tempt 至 读 这 last 字节 写 将 生产 这
complement 的 那 数据 在 i/o
7
(i.e., 写 数据 = 0xxx
xxxx, 读 数据 = 1xxx xxxx). once 这 程序编制
循环 是 完全, i/o
7
将 反映 真实 数据.
写 保护
那里 是 三 特性 那 保护 这 nonvolatile 数据
从 inadvertent 写.
• 噪音 protection—a
我们
脉冲波 这个 是 典型地
较少 比 10ns 将 不 initiate 一个 写 循环.
•V
CC
sense—all 功能 是 inhibited 当 v
CC
是
≤
3v, 典型地.
• 写 inhibit—holding 也
OE
低,
我们
高,
或者
CE
高 在 电源-向上 和 电源-向下, 将
inhibit inadvertent 写. 写 循环 定时 specifi-
cations 必须 是 observed concurrently.
忍耐力
xicor e
2
proms 是 设计 和 测试 为 applica-
tions 需要 扩展 忍耐力.
设备 运作
读
读 行动 是 initiated 用 两个都
OE
和
CE
低
和
我们
高. 这 读 运作 是 terminated 用
也
CE
或者
OE
returning 高. 这个 二 线条 控制
architecture 排除 总线 contention 在 一个 系统 envi-
ronment. 这 数据 总线 将 是 在 一个 高 阻抗 状态
当 也
OE
或者
CE
是 高.
写
写 行动 是 initiated 当 两个都
CE
和
我们
是
低 和
OE
是 高. 这 x2804c 支持 两个都 一个
CE
和
我们
控制 写 循环. 那 是, 这 地址 是
latched 用 这 下落 边缘 的 也
CE
或者
我们
, whichever
occurs last. similarly, 这 数据 是 latched 内部 用 这
rising 边缘 的 也
CE
或者
我们
, whichever occurs 第一.
一个 字节 写 运作, once initiated, 将 automatically
continue 至 completion, 典型地 在里面 5ms.
页 写 运作
这 页 写 特性 的 这 x2804c 准许 这 全部
记忆 至 是 典型地 写 在 450ms. 页 写
准许 二 至 十六 字节 的 数据 至 是 consecutively
写 至 这 x2804c 较早的 至 这 commencement 的 这
内部的 程序编制 循环. 虽然 这 host 系统
将 读 数据 从 任何 其它 设备 在 这 系统 至
转移 至 这 x2804c, 这 destination 页 地址 的
这 x2804c 应当 是 这 一样 在 各自 subsequent
strobe 的 这
我们
和
CE
输入. 那 是, 一个
4
通过 一个
10
必须 是 这 一样 为 各自 转移 的 数据 至 这
x2804c 在 一个 页 写 循环.
这 页 写 模式 能 是 entered 在 任何 写
运作. 下列的 这 最初的 字节 写 循环, 这 host
能 写 一个 额外的 一个 至 fifteen 字节 在 这 一样
manner 作 这 第一 字节 是 写. 各自 successive
: 点此下载
