– 4 –
CXA2161R
管脚 配置
vout_4
+5v_vout
vout_3
vout_2
vout_1
+5v_vid
vid_偏差
vin_1
vin_3
vin_5
vin_6
vin_8
vin_9
vin_12
vin_13
同步_id
vin_11
vin_10
vin_7
vln_4
vin_2
地_dig
tv_fblk
fblk_in1
fnc_tv
fblk_in2
fnc vcr
+5v_dig
rin_4
vout_5
地_vid
vout_6
vout_7
TRAP
INTRUPT
SCL
SDA
逻辑
MONO
phono_r
phono_l
lln_4
1 2 3 4 5 6 7 8 9 11 12 13 14
15
16
17
18
19
21
22
23
24
25
26
27
28
293132333435363738394142
43
44
45
46
47
48
49
50
51
52
53
54
55
56
10
20
3040
ROUT1
LOUT1
RTV
LTV
+5v/12v_v
CC
一个
rin_1
lin_1
–5v_gnda
rin_2
lin_2
aud_偏差
rin_3
lin_3
+12v_dig