– 3 –
CXA3106AQ
块 图解
TTLOUT
极性
Coarse
延迟
TTLOUT
TTLOUT
1bit
开关
1bit
开关
1bit
开关
DSYNC
(ttl)
DSYNC
(pecl)
CLK
(ttl)
NCLK
(ttl)
CLK
(pecl)
TTLOUT
TTLOUT
1bit
开关
1bit
开关
clk/2
(ttl)
nclk/2
(ttl)
clk/2
(pecl)
PECL
开关
div1, 2, 4muxvco
Fine
延迟
承担
打气
阶段
探测器
PECLIN
TTLIN
PECLIN
TTLIN
极性
TTLIN
可编程序的
计数器
全部的 碎片
电源 保存
synthesizer
电源 保存
ttlinttloutcontrol registerdac
重置
1/2
2bit
1bit5bit2bit
1bit
12bit
1/256 至 1/4096 clk
1/16 至 20/16 clk
1bit
1bit
1bit
CSTLOAD
DIVOUTSEROUT
SDATASCLKSENABLE
IREF
1bit2bit
获得
逻辑
1bit
开关
1bit
开关
RC2RC1
VCO
(ttl)
VCO
(pecl)
同步
(ttl)
同步
(pecl)
支撑
(ttl)
读 输出
TTLOUT
1 至 4 clk
UNLOCK
VBB
PECLOUT
PECLOUT
PECLOUT
unlock
发现
: 点此下载
