xc18v00 序列 在-系统 可编程序的 配置 proms
ds026 (v4.0) 六月 11, 2003
www.xilinx.com
3
产品 规格
1-800-255-7778
R
CF 22 数据 输出 准许 jtag config 操作指南 至
initiate fpga 配置 没有
powering 向下 fpga. 这个 是 一个
打开-流 输出 那 是 搏动 低 用
这 jtag config command.
10 16 7
(1)
21 输出
使能
CEO
12 数据 输出 碎片 使能 输出 (ceo) 是 连接
至 这 ce
输入 的 这 next prom 在 这
chain. 这个 输出 是 低 当 ce
是 低
和 oe/重置
输入 是 高, 和 这
内部的 地址 计数器 有 被
incremented 在之外 它的 终端 计数
(tc) 值. ceo
returns 至 高 当
oe/重置
变得 低 或者 ce变得 高.
21 27 13
11 输出
使能
地 地 是 这 地面 连接. 6, 18, 28 &放大;
41
3, 12, 24
&放大; 34
11
TMS 模式
选择
这 状态 的 tms 在 这 rising 边缘 的
tck 确定 这 状态 transitions 在
这 测试 进入 端口 (tap) 控制.
tms 有 一个 内部的 50k ohm resistive
拉-向上 在 它 至 提供 一个 逻辑
“
1
”
至 这
设备 如果 这 管脚 是 不 驱动.
5115
TCK 时钟 这个 管脚 是 这 jtag 测试 时钟. 它
sequences 这 tap 控制 和 所有 这
jtag 测试 和 程序编制 electronics.
7136
TDI 数据 在 这个 管脚 是 这 串行 输入 至 所有 jtag
操作指南 和 数据 寄存器. tdi 有 一个
内部的 50k ohm resistive 拉-向上 在 它 至
提供 一个 逻辑
“
1
”
至 这 系统 如果 这 管脚
是 不 驱动.
394
TDO 数据 输出 这个 管脚 是 这 串行 输出 为 所有 jtag
操作指南 和 数据 寄存器. tdo 有
一个 内部的 50k ohm resistive 拉-向上 在 它
至 提供 一个 逻辑
“
1
”
至 这 系统 如果 这
管脚 是 不 驱动.
31 37 17
V
CCINT
积极的 3.3v 供应 电压 为 内部的
逻辑.
17, 35 &放大;
38
(3)
23, 41 &放大;
44
(3)
18 &放大; 20
(3)
V
CCO
积极的 3.3v 或者 2.5v 供应 电压
连接 至 这 输入 缓存区
(2)
和
输出 电压 驱动器.
8, 16, 26 &放大;
36
14, 22, 32
&放大; 42
19
NC 非 connects. 1, 2, 4,
11, 12, 20,
22, 23, 24,
30, 32, 33,
34, 37, 39,
44
1, 6, 7, 8,
10, 17, 18,
26, 28, 29,
30, 36, 38,
39, 40, 43
注释:
1. 用 default, 管脚 7 是 这 d4 管脚 在 这 20-管脚 包装. 不管怎样, cf --> d4 程序编制 选项 能 是 设置 至 override 这 default 和 route
这 cf 函数 至 管脚 7 在 这 串行 模式.
2. 为 设备 和 idcodes 0502x093h, 这 输入 缓存区 是 有提供的 用 v
CCINT
.
3. 为 设备 和 idcodes, 0503x093h, 这些 v
CCINT
管脚 是 非 connects: 管脚 38 在 44-管脚 vqfp 包装, 管脚 44 在 44-管脚 plcc
包装 和 管脚 20 在 20-管脚 soic and20-管脚 plcc 包装.
表格 1:
管脚 names 和 描述
(持续)
管脚
名字
Boundary
Scan
Order 函数 管脚 描述
44-管脚
VQFP
44-管脚
PLCC
20-管脚
soic &放大;
PLCC
: 点此下载
