2-13
图示 4. 16-字节 先进先出
输入 可以 不 是 驱动 用 所有 调整 routing 线条. 在
这 xc4000 families, 这些 constraints 有 被 largely
eliminated. 这个 制造 它 easier 为 这 软件 至 com-
plete 这 routing 的 complex interconnect patterns.
碎片 architects 和 软件 designers worked closely
一起 至 达到 一个 解决方案 那 是 不 仅有的 本质上
powerful, 但是 也 容易 至 utilize 用 这 软件-驱动
设计 tools 为 partitioning, placement 和 routing. 这
goal 是 至 提供 automated 推-button 软件 tools
那 完全 almost 所有 设计, 甚至 大 和 dense
ones, automatically, 没有 运行器 帮助. 但是 这些
tools 将 安静的 给 这 设计者 这 选项 至 得到 involved 在
这 partitioning, placement 和, 至 一个 lesser 程度, 甚至
这 routing 的 核心的 部分 的 这 设计, 如果 那 是 需要
至 优化 这 效能.
在-碎片 记忆
这 xc4000, xc4000a 和 xc4000h 家族 设备 是
这 第一 可编程序的 逻辑 设备 和 内存 accessible
至 这 用户.
一个 optional 模式 为 各自 clb 制造 这 记忆 看-
向上 tables 在 这 f' 和 g' 函数 发生器 usable 作
也 一个 16 x 2 或者 32 x 1 位 排列 的 读/写 记忆
cells (图示 3). 这 f1-f4 和 g1-g4 输入 至 这
函数 发生器 act 作 地址 线条, selecting 一个
particular 记忆 cell 在 各自 看-向上 表格. 这 函数-
ality 的 这 clb 控制 信号 改变 在 这个 configura-
tion; 这 h1, din, 和 s/r 线条 变为 这 二 数据 输入
和 这 写 使能 (我们) 输入 为 这 16 x 2 记忆.
当 这 32 x 1 配置 是 选择, d1 acts 作 这
fifth 地址 位 和 d0 是 这 数据 输入. 这 内容 的
这 记忆 cell(s) 正在 addressed 是 有 在 这 f'
和 g' 函数-发生器 输出, 和 能 exit 这 clb
通过 它的 x 和 y 输出, 或者 能 是 pipelined 使用 这
clb flip-flop(s).
configuring 这 clb 函数 发生器 作 读/写
记忆 做 不 影响 这 符合实际 的 这 其它
portions 的 这 clb, 和 这 例外 的 这 redefinition
的 这 控制 信号. 这 h' 函数 发生器 能 是
使用 至 执行 boolean 功能 的 f', g', 和 d1, 和
这 d flip-flops 能 获得 这 f', g', h', 或者 d0 signals.
这 rams 是 非常 快; 读 进入 是 这 一样 作 逻辑
延迟, 关于 5.5 ns; 写 时间 是 关于 8 ns; 两个都 是
一些 时间 faster 比 任何 止-碎片 解决方案. 此类 dis-
tributed 内存 是 一个 novel concept, creating 新 possibilities
在 系统 设计: 注册 arrays 的 多样的 accumula-
tors, 状态 寄存器, index 寄存器, dma counters, dis-
tributed 变换 寄存器, lifo stacks, 和 先进先出 缓存区. 这
数据 path 的 一个 16-字节 先进先出 使用 四 clbs 为 存储,
和 六 clbs 为 地址 counting 和 multiplexing (图-
ure 4). 和 32 存储 locations 每 clb, 对照的 至 二
flip-flops 每 clb, 这 费用 的 intelligent distributed 记忆
有 被 减少 用 一个 因素 的 16.
4
读 计数器
2 cbls
写 计数器
2 cbls
多路调制器
2 cbls
4
8
8
控制
8
2 cbls
我们
读
写
全部
Empty
16 x 8 内存
Data
在
Data
输出
X5375
输入/输出 blocks (iobs), xc4000 和 xc4000a
Families
(为 xc4000h 家族, 看 页 2-82)
用户-configurable iobs 提供 这 接口 在
外部 包装 管脚 和 这 内部的 逻辑 (图示 5).
各自 iob 控制 一个 包装 管脚 和 能 是 定义 为
输入, 输出, 或者 双向的 信号.
二 paths, labeled i1 和 i2, bring 输入 信号 在 这
排列. 输入 是 routed 至 一个 输入 寄存器 那 能 是
编写程序 作 也 一个 边缘-triggered flip-flop 或者 一个
水平的-敏感的 transparent 获得. optionally, 这 数据 输入
至 这 寄存器 能 是 delayed 用 一些 nanoseconds 至
compensate 为 这 延迟 在 这 时钟 信号, 那 第一 必须
图示 3. clb 函数 发生器 能 是 使用 作
读/写 记忆 cells
M
写 g'
M
写 f'
M
16 x 2
我们 DATA
在
g'
Function
发生器
G4
G3
G2
G1
我们 DATA
在
f'
Function
发生器
F4
F3
F2
F1
M
配置 记忆 位
我们(s/r) d1(h1) d0(din) EC
C1 C2 C3 C4
X6072
: 点此下载
