xc7336 cmos epld
2-24
快 函数 blocks (ffb)
这 xc7336 提供 四 快 函数 blocks 这个
有 24 输入 那 能 是 individually 选择 从 这
uim, 12 快 输入 管脚, 或者 这 9 macrocell feedbacks 从
这 函数 块. 这 可编程序的 和 排列 在 各自
快 函数 块 发生 45 产品 条款 至 驱动
nine macrocells 在 各自 ffb. 各自 macrocell (图示 2),
能 是 configured 为 注册 或者 combinatorial 逻辑.
five 产品 条款 从 这 可编程序的 和 排列 是
allocated 至 各自 macrocell. 四 的 这些 产品 条款
是 ored 一起 和 将 是 optionally inverted 在之前
驱动 这 输入 的 一个 可编程序的 d-类型 flip-flop. 这
fifth 产品 期 驱动 这 异步的 起作用的-高
可编程序的 重置 或者 设置 输入 至 这 macrocell flip-
flop. 这 flip-flop 能 是 configured 作 一个 d-类型 或者 toggle
flip-flop 或者 transparent 为 combinatorial 输出.
这 可编程序的 时钟 源 是 一个 的 二 global 快-
clk 信号 (fclk0 或者 fclk1) 那 是 distributed 和
短的 延迟 和 minimal skew 在 这 全部 碎片.
i/o 块
这 快 函数 块 macrocells 驱动 碎片 输出
直接地 通过 3-状态 输出 缓存区. 各自 输出 缓存区
能 是 individually 控制 用 一个 的 二 专心致志的
起作用的-高 快 输出 使能 输入 或者 permanently
使能 或者 无能. 这 macrocell 输出 能 也 是
routed 后面的 作 一个 输入 至 这 快 函数 块, 和
这 uim.
电源-在 特性/主控 重置
这 xc7336 设备 undergoes 一个 短的 内部的 initializa-
tion sequence 在之上 设备 powerup. 在 这个 时间 (t
re-
设置
), 这 输出 仍然是 3-陈述 当 这 设备 是
configured 从 它的 内部的 非易失存储器 排列 和 所有 寄存器
是 initialized. 如果 这 mr
管脚 是 系 至 v
CCINT
, 这 initializa-
tion sequence 是 完全地 transparent 至 这 用户 和 是
完成 在 t
重置
之后 v
CCINT
有 reached 4.75 v. 如果
MR
是 使保持 低 当 这 设备 是 powering 向上, 这 inter-
nal initialization sequence begins 和 输出 将 仍然是
3-陈述 直到 这 sequence 是 完全 和 mr 是 brought
高. v
CC
上升 必须 是 monotonic 至 insure 这 initializa-
tion sequence 是 执行 correctly.
为 额外的 flexibility, 这 mr
管脚 是 提供 所以 这
epld 能 是 reinitialized 之后 电源 是 应用. 在 这
下落 边缘 的 mr, 所有 输出 变为 3-陈述 和 这
initialization sequence 是 started. 这 输出 将 仍然是
3-陈述 直到 这 内部的 initialization sequence 是 com-
plete 和 mr 是 brought 高. 这 最小 mr 脉冲波
宽度 是 t
WMR
. 如果 mr
是 brought 高 之后 t
WMR
, 但是
在之前 t
重置
, 这 输出 将 变为 起作用的 之后 t
重置
.
图示 2. 快 函数 块 和 macrocell 图式
i/o
管脚
oe 控制
总-的-产品 至
succeeding macrocell
5
qd/t
快
Clocks
0 1
1 的 9 macrocells
反馈
至 uim
24
输入 从
UIM
和 排列
5 private
p-条款 每
Macrocell
X5218
总-的-产品
从
Previous
Macrocell
p-期
分派
控制
12 从 快
输入 管脚
12
9
9 从 ffb
Macrocell
反馈
s/r
3
0
1
寄存器
Transparent
控制
输出
极性
2 global
快 oe
2
管脚 反馈
至 uim
i/o 块