xcr3128xl 128 macrocell cpld
4
www.xilinx.com
ds016 (v1.8) january 8, 2002
1-800-255-7778
初步的 产品 规格
R
内部的 定时 参数
(1,2)
标识 参数
-6 -7 -10
单位最小值
(3)
最大值
(3)
最小值 最大值 最小值 最大值
缓存区 延迟
T
在
输入 缓存区 延迟 - 1.3 - 1.6 - 2.2 ns
T
FIN
快 输入 缓存区 延迟 - 2.3 - 3.0 - 3.1 ns
T
GCK
global 时钟 缓存区 延迟 - 0.8 - 1.0 - 1.3 ns
T
输出
输出 缓存区 延迟 - 2.2 - 2.7 - 3.6 ns
T
EN
输出 缓存区 使能/使不能运转 延迟 - 4.2 - 5.0 - 5.7 ns
内部的 寄存器 和 combinatorial 延迟
T
LDI
获得 transparent 延迟 - 1.3 - 1.6 - 2.0 ns
T
SUI
寄存器 建制 时间 1.0 - 1.0 - 1.2 - ns
T
HI
寄存器 支撑 时间 0.3 - 0.5 - 0.7 - ns
T
ECSU
寄存器 时钟 使能 建制 时间 2.0 - 2.5 - 3.0 - ns
T
ECHO
寄存器 时钟 使能 支撑 时间 3.0 - 4.5 - 5.5 - ns
T
COI
寄存器 时钟 至 putput 延迟 - 1.0 - 1.3 - 1.6 ns
T
AOI
寄存器 async. s/r 至 输出 延迟 - 2.5 - 2.3 - 2.1 ns
T
RAI
寄存器 async. 恢复 - 4.0 - 5.0 - 6.0 ns
T
LOGI1
内部的 逻辑 延迟 (单独的 p-期) - 2.0 - 2.7 - 3.3 ns
T
LOGI2
内部的 逻辑 延迟 (pla 或者 期) - 2.5 - 3.2 - 4.2 ns
反馈 延迟
T
F
zia 延迟 - 1.7 - 2.1 - 3.0 ns
时间 adders
T
LOGI3
fold-后面的 与非 延迟 - 6.0 - 7.5 - 9.5 ns
T
UDA
普遍的 延迟 - 1.7 - 2.2 - 2.7 ns
T
回转
回转 比率 限制 延迟 - 4.0 - 5.0 - 6.0 ns
进步 初步的
注释:
1. 这些 参数 有保证的 用 设计 和/或者 描绘, 不 测试.
2. 看 xpla 家族 数据 薄板 (
DS012
) 为 定时 模型.
3. 联系 xilinx 为更新 在 进步 规格.
: 点此下载
