xrd9814/9816
4
rev. 1.00
便条 1:
insel=0 —> sclk, sdi, 和 加载 管脚 是 起作用的 为 串行 programming; insel=1 —> sclk 和 sdi 管脚
是 inactive, 和 这 串行 程序编制 是 完毕 通过 i/o 管脚 db12 和 db13 作 描述 在 注释 3~4 和
加载 触发-stating db12 和 db13.
便条 2:
outsel=0 —> 14-位 并行的 输出 模式 选择; outsel=1 —> 8-bit nibble 输出 模式 select.
便条 3:
为 insel=1, db12 变为 这 sclk 输入 在 串行 程序编制.
便条 4:
为 insel=1, db13 变为 这 sdi 输入 在 串行 程序编制.
便条 5:
管脚 17, 20 和 23 将 是 连接 至 agnd2 至 改进 噪音 免除.
管脚 描述 - xrd9814 (内容'd)
管脚 非. 名字 描述
16 red(-) red 负的 相似物 输入
17 n/c 非 连接, (便条 5)
18 grn(+) 绿色 积极的 相似物 输入
19 grn(-) 绿色 负的 相似物 输入
20 n/c 非 连接, (便条 5)
21 blu(+) 蓝 积极的 相似物 输入
22 blu(-) 蓝 负的 相似物 输入
23 n/c 非 连接, (便条 5)
24 TEST1 内部的 使用 仅有的
25 TEST2 内部的 使用 仅有的
26 CREF 解耦 cap 为 cds 涉及
27 CAPP 解耦 cap 为 积极的 涉及
28 CAPN 解耦 cap 为 负的 涉及
29 SGND 基质 地
30 AGND1 相似物 地面 (基质)
31 AV
DD1
相似物 电源 供应
32 LCLMP 线条 clamp 使能
33 VSAMP video 水平的 抽样 时钟
34 BSAMP 黑色 水平的 抽样 时钟
35 ADCCLK 一个/d 转换器 时钟
36 INSEL 输入 模式 选择 (便条 1)
37 OUTSEL 输出 模式 选择 (便条 2)
38 OEB 数据 输出 使能
39 加载 寄存器 写 使能 (便条 5)
40 SDI 串行 数据 输入 (便条 4)
41 SCLK 串行 变换 时钟 (便条 3)
42 DGND 地面 (输出 驱动器 和 内部的 decode 逻辑)
43 DV
DD
数字的 电源 供应 (输出 驱动器 和 内部的 decode 逻辑)
44 DB13 数据 i/o 位 13 (便条 4)
45 DB12 数据 i/o 位 12 (便条 3)
46 DB11 数据 输出 位 11
47 DB10 数据 输出 位 10
48 DB9 数据 输出 位 9
: 点此下载
