z86129/130/131
p r e l i m i n 一个 r y ntsc 线条 21 解码器
DS96TEL0200 7
1
管脚 和 外部 组件
csync (管脚 8).
同步 slice 水平的. 一个 0.1
µ
f 电容 必须
是 系 在 这个 管脚 和 相似物 地面 v
SS
(一个). 这个
电容 stores 这 同步 slice 水平的 电压.
lpf (管脚 9).
循环 过滤. 一个 序列 rc 低-通过 过滤 必须
是 系 在 这个 管脚 和 相似物 地面 v
SS
(一个). 那里
必须 也 是 第二 电容 从 这 管脚 至 v
SS
(一个).
值 为 这 三 部分 至 是 指定 在 一个 后来的 日期.
rref (管脚 10).
涉及 设置 电阻. 电阻 必须
是 10 kohms,
±
2%.
电源 供应
V
DD
(管脚 12).
这 电压 在 这个 管脚 是 nominally 5.0 伏特
和 将 范围 在 4.75 至 5.25 伏特 和 遵守 至
这 v
SS
管脚.
V
SS
(管脚 1, 11).
这些 管脚 是 这 最低 潜在的
电源 管脚 为 这 相似物 和 数字的 电路. 它们 是
正常情况下 系 至 系统 地面.
便条:
这 推荐
打印 电路 模式 为 implementing 这 电源
连接 和 核心的 组件 将 是 有提供的 在 一个
后来的 日期.
z86129/130/131 块 图解 描述
这 z86129 是 设计 至 处理 两个都 地方 的 线条 21
的 这 television vbi 和 提供 这 函数的
效能 的 一个 线条 21 关闭-caption 解码器 和
扩展 数据 维护 解码器. 它 需要 二 输入
信号, composite video 和 一个 horizontal 定时 信号
(hin), 和 一些 被动的 组件 为 恰当的
运作. 一个 vertical 输入 信号 是 也 必需的 如果 osd
显示 模式 是 desired 当 非 video 信号 是 呈现.
这 解码器 执行 一些 功能, namely
extraction 的 这 数据 从 线条 21, 分离 的 这
正常的 线条 21 数据 从 这 xds 数据, 在-screen 显示
(z86129 仅有的) 的 这 选择 数据 频道 和 outputting
的 这 xds 数据 通过 这 串行 communications
频道.
输入 信号
这 composite video 输入 应当 是 一个 信号 这个 是
nominally 1.0 volt p-p 和 同步 tips 负的 和 带宽
限制 至 600 khz. 这 z86129 将 运作 和 一个 输入
水平的 变化 的
±
3 db.
这 hin 输入 信号 是 必需的 至 bring 这 vco 关闭 至
这 desired 运行 频率. 它 必须 是 一个 cmos 水平的
信号. 这 hin 信号 能 有 积极的 或者 负的
极性 和 是 仅有的 必需的 至 是 在里面 3% 的 这 标准
h 频率. 当 配置 为 ext hlk 运作, 这个
信号 应当 correspond 至 这 h flyback 信号.
这 定时 区别 在 hin rising 边缘 和 这
leading 边缘 的 composite 同步 (的 video 输入) 是 一个 的
这 factors 那 将 影响 这 horizontal 位置 的 这
显示. 任何 变换 结果 从 这 定时 的 这个 信号 能
是 补偿 为 和 这 horizontal 定时 值 在 这
h 位置 寄存器.
video 输入 信号 处理
这 竞赛 video 输入 是 交流 结合 至 这 设备 在哪里
这 同步 tip 是 内部 clamped 至 一个 fixed 涉及
电压 用 意思 的 一个 双 clamp. initially, 这 unlocked
信号 是 clamped 使用 一个 简单的 clamp. 改进 impulse
噪音 效能 是 然后 达到 之后 这 内部的 同步
电路 锁 至 这 新当选的 信号. 噪音 拒绝 是
得到 用 制造 这 clamp operative 仅有的 在 这
同步 tip. 这 clamped composite video 信号 是 喂养 至 两个都
这 数据 slicer 和 同步 slicer blocks.
这 数据 slicer 发生 一个 clean cmos 水平的 数据 信号
用 slicing 这 信号 在 它的 中点. 这 slice 水平的 是
established 在 一个 adaptive 基准 在 线条 21. 这
resultant 值 是 贮存 直到 这 next occurrence 的 那
线条 21. 一个 高 水平的 的 噪音 免除 是 达到 用
使用 这个 处理.
这 同步 slicer 处理 这 clamped 竞赛 video
信号 至 extract 竞赛 同步. 这个 信号 是 使用 至 锁 这
内部 发生 同步 至 这 新当选的 video 当 这
video 锁 模式 的 运作 有 被 使能. 同步
slicing 是 执行 在 二 步伐. 在 这 非-锁 模式,
这 同步 是 sliced 在 一个 fixed 补偿 水平的 从 这 同步 tip.
当 恰当的 锁 运作 有 被 达到, 这 slice
水平的 电压 switches 从 一个 fixed 涉及 水平的 至 一个
adaptive 水平的. 这 slice 水平的 是 贮存 在 这 同步 slice
电容, csync.
这 数据 时钟 恢复 电路 运作 在 conjunction
和 这 数字的 h 锁 电路. 它们 生产 一个 32h 时钟
信号 (dclk) 那 是 锁 在 阶段 至 这 时钟 run-在
burst portion 的 这 sliced 数据 得到 从 这 数据
slicer. 当 线条 21 代号 呈现, dclk 阶段 锁 是
达到 在 这 时钟 run-在 burst 和 使用 至 reclock
这 sliced 数据. once 阶段 锁 是 established 它 是
maintained 直到 一个 改变 在 video 信号 occurs.
这 数字的 h 锁 电路 生产 这 video 定时 门,
pg, stg, 和 所以 在, 这个 是 锁 在 阶段 和
hsync, 这 video 定时 信号, 非 matter 这个 h 锁
模式 是 使用 在 这 显示 一代 电路. 这个
独立 阶段 锁 循环 是 能 至 respond quickly 至
改变 在 video 定时, 没有 concern 为 显示
稳固 (所需的)东西.
: 点此下载
