®
10
ADS8344
输入 提供 一个 差别的 输入. 看 tables i 和 ii 和
图示 2 为 更多 信息. 这 last 二 位 (pd1 - pd0)
选择 这 电源-向下 模式 和 时钟 模式 作 显示 在
表格 v. 如果 两个都 pd1 和 pd0 是 高, 这 设备 是
总是 powered 向上. 如果 两个都 pd1 和 pd0 是 低, 这 设备
enters 一个 电源-向下 模式 在 conversions. 当 一个
新 转换 是 initiated, 这 设备 将 重新开始 正常的
运作 instantly—no 延迟 是 需要 至 准许 这 设备
至 电源 向上 和 这 非常 第一 转换 将 是 有效的.
时钟 模式
这 ads8344 能 是 使用 和 一个 外部 串行 时钟 或者
一个 内部的 时钟 至 执行 这 successive-approximation
转换. 在 两个都 时钟 模式, 这 外部 时钟 shifts
数据 在 和 输出 的 这 设备. 内部的 时钟 模式 是 选择
当 pd1 是 高 和 pd0 是 低.
外部 时钟 模式
在 外部 时钟 模式, 这 外部 时钟 不 仅有的 shifts
数据 在 和 输出 的 这 ads8344, 它 也 控制 这 一个/d
转换 步伐. busy 将 go 高 为 一个 时钟 时期
之后 这 last 位 的 这 控制 字节 是 shifted 在. successive-
approximation 位 decisions 是 制造 和 呈现 在 dout
在 各自 的 这 next 16 sclk 下落 edges (图示 3). 图示
4 显示 这 busy 定时 在 外部 时钟 模式.
图示 3. 转换 定时, 24-clocks 每 转换, 8-bit 总线 interface. 非 dclk 延迟 必需的 和 专心致志的
串行 端口.
t
ACQ
AcquireIdle 转换
1
DCLK
CS
81
15
DOUT
BUSY
(msb)
(开始)
(lsb)
A2S
DIN
A1 A0
sgl/
DIF
PD1 PD0
14131211109 8 7654321 0 零 filled...
81 8
AcquireIdle 转换
181
15
(msb)
(开始)
A2SA1A0
sgl/
DIF
PD1 PD0
14
位 7 位 6 位 5 位 4 位 3 位 2 位 1 位 0
(msb) (lsb)
S A2 A1 A0 — sgl/dif PD1 PD0
表格 iii. 顺序 的 这 控制 位 在 这 控制 字节.
表格 iv. 描述 的 这 控制 位 在里面 这
控制 字节.
位 名字 描述
7 S 开始 位. 控制 字节 开始 和 第一 高 位 在
din.
6 - 4 a2 - a0 频道 选择 位. along 和 这 sgl/dif 位,
这些 位 控制 这 设置 的 这 多路调制器 输入
作 详细地 在 tables i 和 ii.
2 sgl/dif 单独的-结束/差别的 选择 位. along 和 位
a2 - a0, 这个 位 控制 这 设置 的 这 多路调制器
输入 作 详细地 在 tables i 和 ii.
1 - 0 pd1 - pd0 电源-向下 模式 选择 位. 看 表格 v 为
详细信息.
PD0 PD1 描述
0 0 电源-向下 在 conversions. 当 各自
转换 是 finished, 这 转换器 enters 一个 低
电源 模式. 在 这 开始 的 这 next 转换,
这 设备 instantly powers 向上 至 全部 电源. 那里
是 非 需要 为 额外的 延迟 至 使确信 全部
运作 和 这 非常 第一 转换 是 有效的.
0 1 内部的 时钟 模式.
1 0 保留 为 future 使用.
1 1 非 电源-向下 在 conversions, 设备 al-
方法 powered.
表格 v. 电源-向下 选择.
图示 4. 详细地 定时 图解.
PD0
t
BDV
t
DH
t
CH
t
CL
t
DS
t
CSS
t
DV
t
BD
t
BD
t
TR
t
BTR
t
D0
t
CSH
DCLK
CS
15
DOUT
BUSY
DIN
14
: 点此下载
