CAT28LV64
6
doc. 非. 1010, rev. d
doc. 非. 1010, rev. 一个
地址
CE
OE
我们
Data oUT
t
作
数据 在
数据 有效的
高-z
t
CS
t
AH
t
CH
t
WC
t
OEH
t
BLC
t
DH
t
DS
t
OES
t
WP
字节 写
一个 写 循环 是 executed 当 两个都
CE
和
我们
是 低,
和
OE
是 高. 写 循环 能 是 initiated 使用 也
我们
或者
CE
, 和 这 地址 输入 正在 latched 在 这
下落 边缘 的
我们
或者
CE
, whichever occurs last. 数据,
相反地, 是 latched 在 这 rising 边缘 的
我们
或者
CE
,
whichever occurs 第一. once initiated, 一个 字节 写 循环
automatically erases 这 addressed 字节 和 这 新
数据 是 写 在里面 5 ms.
图示 3. 读 循环
图示 4. 字节 写 循环 [we controlled]
设备 运作
读
数据 贮存 在 这 cat28lv64 是 transferred 至 这 数据
总线 当
我们
是 使保持 高, 和 两个都
OE
和
CE
是 使保持
低. 这 数据 总线 是 设置 至 一个 高 阻抗 状态 当
也
CE
或者
OE
变得 高. 这个 2-线条 控制 architecture
能 是 使用 至 eliminate 总线 contention 在 一个 系统
环境.
地址
CE
OE
我们
t
RC
数据输出 DAta vALIDDAta vALID
t
CE
t
OE
t
OH
t
AA
t
OHZ
t
HZ
V
IH
高-z
t
LZ
t
OLZ
: 点此下载
