cy7c4425/4205/4215
cy7c4225/4235/4245
8
注释:
17. 当 t
SKEW2
>最小 规格, t
FRL
(最大) = t
CLK
+ t
SKEW2
. 当 t
SKEW2
< 最小 规格, t
FRL
(最大) = 也 2*t
CLK
+ t
SKEW2
或者 t
CLK
+ t
SKEW2
.
这 latency 定时 应用 仅有的 在 这 empty boundary (ef= 低).
18. 这 第一 文字 是 available 这 循环 之后 ef变得 高, 总是.
切换 波形
(持续)
D
0
(firstvalid写)
第一 数据 文字 Latency 之后 重置 和 Simultaneous 读 和 写
t
SKEW2
WEN
WCLK
Q
0
–Q
17
EF
REN
OE
t
OE
t
ENS
t
OLZ
t
DS
RCLK
t
REF
t
一个
t
FRL
D
1
D
2
D
3
D
4
D
0
D
1
D
0
–D
17
42X5–9
t
一个
[18]
[17]
D1D0
t
ENS
t
SKEW2
Empty 标记 定时
WEN
WCLK
Q
0
–Q
17
EF
REN
OE
t
DS
t
ENH
RCLK
t
REF
t
一个
t
FRL
D
0
–D
17
D0
t
SKEW2
t
FRL
t
REF
t
DS
t
ENS
t
ENH
42X5–10
t
REF
[17]
[17]