january 1995 6
飞利浦 半导体 产品 规格
阶段-锁 循环
HEF4046B
MSI
图示 6 显示 这 状态 图解 为 阶段 比较器 2.
各自 circle 代表 一个 状态 的 这 比较器. 这
号码 在 这 顶, inside 各自 circle, 代表 这 状态
的 这 比较器, 当 这 逻辑 状态 的 这 信号 和
比较器 输入 是 represented 用 一个 ‘0’ 为 一个 逻辑 低
或者 一个 ‘1’ 为 一个 逻辑 高, 和 它们 是 显示 在 这 left 和
正确的 bottom 的 各自 circle.
这 transitions 从 一个 至 另一 结果 从 也 一个
逻辑 改变 在 这 信号 输入 (s) 或者 这 比较器 输入
(c). 一个 积极的-going 和 一个 负的-going 转变 是
显示 用 一个 arrow pointing 向上 或者 向下 各自.
这 状态 图解 假设, 那 仅有的 一个 转变 在
也 这 信号 输入 或者 比较器 输入 occurs 在 任何
instant. states 3, 5, 9 和 11 代表 这 情况 在 这
输出 当 这 p-类型 驱动器 是 在, 当 states 2, 4, 10
和 12 决定 这 情况 当 这 n-类型 驱动器 是
在. states 1, 6, 7 和 8 代表 这 情况 当 这
输出 是 在 它的 高 阻抗 止 状态; i.e. 两个都 p 和
n-类型 驱动器 是 止, 和 这 pcp
输出
输出 是 高.
这 情况 在 输出 pcp
输出
为 所有 其它 states 是 低.
图.6 状态 图解 为 比较器 2.
S
↑
: 0 至 1 转变 在 这 信号 输入.
C
↓
: 1 至 0 转变 在 这 比较器 输入.
: 点此下载
