13
ADS7862
®
部分 一个
conversions 是 initiated 用 bringing 这 convst 管脚 (管脚
18) 低 为 一个 最小 的 5ns (之后 这 5ns 最小
必要条件 有 被 符合, 这 convst 管脚 能 是 brought
高). 这 ads7862 将 转变 从 这 样本 至 这
支撑 模式 在 这 下落 边缘 的 这 convst command.
下列的 这 第一 rising 边缘 的 这 外部 时钟 之后 一个
convst 低, 这 ads7862 将 begin 转换 (这个
第一 rising 边缘 的 这 外部 时钟 代表 这 开始 的
时钟 循环 一个; 这 ads7862 需要 十六 循环 至
完全 一个 转换). 这 输入 频道 是 也 latched 在
在 这个 要点 在 时间. 这 a0 输入 (管脚 22) 必须 是 选择
250ns 较早的 至 这 convst 管脚 going 低 所以 那 这
准确无误的 地址 将 是 选择 较早的 至 转换. 这
busy 输出 将 go 高 立即 下列的 convst
going 低. busy 将 停留 高 通过 这 转换
处理 和 返回 低 当 这 转换 有 结束.
之后 convst 有 remained 低 为 这 最小 时间,
这 ads7862 将 转变 从 这 支撑 模式 至 这 变换器-
sion 模式 同步的 至 这 next rising 边缘 的 这
外部 时钟 和 转换 ‘n – 2’ 将 begin. 两个都 rd
(管脚 21) 和 cs (管脚 20) 能 是 高 在 和 在之前 一个
转换. 不管怎样, 它们 必须 两个都 是 低 至 使能 这
输出 总线 和 读 数据 输出.
部分 b
这 convst 管脚 是 切换 从 高 至 低 一个 第二
时间 至 initiate 转换 ‘n – 1’. 又一次, 这 地址 必须 是
选择 250ns 较早的 至 convst going 低 至 确保 那
这 新 地址 是 选择 为 转换. 两个都 这 rd 和
cs 管脚 是 brought 低 在 顺序 至 使能 这 并行的 输出
总线 和 这 ‘n – 2’ 转换 结果 的 频道 a0. 当
continuing 至 支撑 cs 低, rd 是 使保持 低 为 一个 最小
的 30ns 这个 使能 这 输出 总线 和 这 频道 a0
结果 的 转换 ‘n – 2’. 这 rd 管脚 是 toggled 从
高 至 低 一个 第二 时间 在 顺序 至 使能 这 输出 总线
和 这 频道 b0 结果 的 转换 ‘n – 2’.
部分 c
convst 是 brought 低 为 一个 第三 时间 至 initiate
转换 ‘n’ (频道 0). 当 这 转换 是 在
处理, 这 结果 为 两个都 conversions ‘n – 2’ 和 ‘n – 1’
能 是 读. 这 地址 管脚 是 brought 高 当 cs 和
rd 是 brought 低 这个 使能 这 输出 总线 和 这
频道 a1 结果 的 转换 ‘n – 1’. 这 rd 管脚 是
toggled 从 高 至 低 为 一个 第二 时间 在 部分 c
和 这 ‘n – 1’ 转换 结果 为 频道 b1 呈现 在
这 输出 总线. 这 地址 管脚 (a0) 是 然后 brought 低
和 这 读 处理 repeats 它自己 和 这 大多数 recent
转换 结果 为 频道 0 (n – 2) appearing 在 这
输出 总线.
读 数据
这 ads7862 输出 全部 并行的 数据 在 二进制的 二’s
complement 数据 输出 format. 这 并行的 输出 将 是
起作用的 当 cs (管脚 20) 和 rd (管脚 21) 是 两个都 low. 这
输出 数据 应当 不 是 读 125ns 较早的 至 这 下落 边缘
的 convst 和 10ns 之后 这 下落 边缘. 任何 其它
结合体 的 cs 和 rd 将 触发-状态 这 并行的 输出.
有效的 转换 数据 能 是 读 在 管脚 5 通过 16
(msb-lsb). 谈及 至 表格 i 为 完美的 输出 代号.
布局
为 最佳的 效能, 小心 应当 是 带去 和 这
物理的 布局 的 这 ads7862 电路系统. 这个 是 particu-
larly 真实 如果 这 时钟 输入 是 approaching 这 最大
throughput 比率.
这 基本 sar architecture 是 敏感的 至 glitches 或者 sudden
改变 在 这 电源 供应, 涉及, 地面 连接
和 数字的 输入 那 出现 just 较早的 至 闭锁 这 输出
的 这 相似物 比较器. 因此, 驱动 任何 单独的 变换器-
sion 为 一个 n-位 sar 转换器, 那里 是 n “windows” 在
这个 大 外部 瞬时 电压 能 影响 这 变换器-
sion 结果. 此类 glitches might originate 从 切换
电源 供应, nearby 数字的 逻辑 或者 高 电源 设备.
这 程度 的 错误 在 这 数字的 输出 取决于 在 这
涉及 电压, 布局, 和 这 精确的 定时 的 这 exter-
nal 事件. 它们的 错误 能 改变 如果 这 外部 事件
改变 在 时间 和 遵守 至 这 时钟 输入.
和 这个 在 mind, 电源 至 这 ads7862 应当 是 clean
和 好 绕过. 一个 0.1
µ
f 陶瓷的 绕过 电容 应当
是 放置 作 关闭 至 这 设备 作 可能. 在 增加, 一个
1
µ
f 至 10
µ
f 电容 是 推荐. 如果 需要, 一个 甚至
大 电容 和 一个 5
Ω
或者 10
Ω
序列 电阻 将 是 使用
至 低-通过 过滤 一个 嘈杂的 供应. 在 平均, 这 ads7862
牵引 非常 little 电流 从 一个 外部 涉及 作 这
涉及 电压 是 内部 缓冲. 如果 这 涉及
电压 是 外部 和 originates 从 一个 运算 放大, 制造 确信
那 它 能 驱动 这 绕过 电容 或者 电容 没有
振动. 一个 绕过 电容 是 不 需要 当 使用
这 内部的 涉及 (系 管脚 1 直接地 至 管脚 2).
这 agnd 和 dgnd 管脚 应当 是 连接 至 一个 clean
地面 要点. 在 所有 具体情况, 这个 应当 是 这 ‘analog’
地面. 避免 连接 这个 是 too 关闭 至 这 地面-
ing 要点 的 一个 微控制器 或者 数字的 信号 处理器. 如果
必需的, run 一个 地面 查出 直接地 从 这 转换器 至
这 电源 供应 entry 要点. 这 完美的 布局 将 包含
一个 相似物 地面 平面 专心致志的 至 这 转换器 和
有关联的 相似物 电路系统.
产品
一个 产品 部分 将 是 增加 featuring 这 ads7862
接合 至 popular dsp processors. 这 updated 数据
薄板 将 是 有 在 这 near future 在 这 芒刺-褐色
网 站点:
http: //www.芒刺-褐色.com/
: 点此下载
