µ
PD63310
7
1. 描述 的 行动
1.1 相似物 输入 块
这 相似物 输入 块 使能 信号 输入 从 二 途径. 四 不同的 立体的 信号 (in1 至 in4) 和 一个
monaural 信号 (in5) 能 是 mixed 和 输入 通过 这些 途径. 这 容积 能 是 调整 为 各自 相似物 信号,
和 这 总 的 这 容积 settings 是 输入 至 这 模数转换器. 一个 6-位 信号 是 使用 至 调整 这 容积 在里面 一个 调整
范围 (在 1.5-db 步伐) 从 –46.5 db 至 0 db, 加 一个 沉默的 setting. 一个 low-noise mic 放大 (variable 增益 width: 10 至 30
db) 是 提供 在-碎片 为 mic 输入.
1.2 相似物 输出 块
这 相似物 输出 块 使能 信号 输出 从 二 途径. five 不同的 相似物 信号 (in1 至 in4 和 dac)
能 是 mixed 和 输出 通过 这些 途径. 这 容积 能 是 调整 为 各自 相似物 信号, 和 这 总 的 这
容积 settings 是 输出 (通过 outl 和 outr 管脚). 一个 6-位 信号 是 使用 至 调整 这 容积 在里面 一个 调整
范围 (在 1.5-db 步伐) 从 –46.5 db 至 0 db, 加 一个 沉默的 setting. 这 输出 从 这 dac (via dacl 和 dacr pins)
能 是 监控 直接地.
1.3 数字的 接口
一个 串行 接口 为 音频的 是 supported 为 输入 和 输出 的 数字的 音频的 数据 (二’s complement, msb 第一).
bclk 和 lrclk 是 automatically 发生 在 碎片 从 这 主控 时钟 那 是 有提供的 至 mclk 管脚 从 一个
外部 源. bclk 和 lrclk 是 使用 用 这 模数转换器 和 dac. 在 其它 words, 这 模数转换器’s 和 dac’s 抽样
频率 是 决定 为基础 在 这 主控 时钟 和 不能 是 设置 independently 的 它.
一个 并行的 接口 是 使用 为 输入 和 输出 的 这 6-位 数据 使用 为 容积 adjustments. 这 目标 寄存器 为
并行的 数据 i/o 是 选择 通过 这 selr 管脚. 这个 管脚 选择 一个 地址 寄存器 当 在 低 水平的 和 一个 数据 寄存器
当 在 高 水平的.
oeb 是 输出 作 这 总线 驱动器’s 使能 信号 和 rbw 是 输出 作 这 总线 驱动器’s 方向 规格 信号.
使用 这个 管脚 作 需要. 如果 它 是 不 使用, leave 它 unconnected.
当 这 时钟 (数据) 输入 至 这 mclk 和 si 管脚 有 被 stopped, 设置 这些 管脚 至 也 高 水平的 或者 低 水平的
(如果 需要, 连接 通过 一个 阻抗 至 dv
DD
或者 dgnd).
(1) 串行 接口
BCLK
LRCLK
si, 所以 15 14 13 12
l-频道 数据
4321015141312
r-频道 数据
43210
LSB LSB
(2) 并行的 接口
(i)
(i)
(i)
(o)
(o)
CSB
RB
WB
OEB
RBW
(i/o)data5-
DATA0
: 点此下载
