终止 的 转换 (eoc) 是 signaled 用 dout going
高. dout’s rising 边缘 能 是 使用 作 一个 framing
信号. sclk shifts 这 数据 输出 的 这个 寄存器 任何 时间
之后 这 转换 是 完全. dout transitions 在
sclk’s 下落 边缘. 这 next 下落 时钟 边缘 pro-
duces 这 msb 的 这 转换 在 dout, followed 用
这 remaining 位. 自从 那里 是 12 数据 位 和 一个
leading 高 位, 在 least 13 下落 时钟 edges 是
需要 至 变换 输出 这些 位. extra 时钟 脉冲 出现-
环绕 之后 这 转换 结果 有 被 clocked 输出,
和 较早的 至 一个 rising 边缘 的
CS
, 生产 trailing zeros
在 dout 和 有 非 效应 在 转换器 运作.
最小 循环 时间 是 accomplished 用 使用 dout’s
rising 边缘 作 这 eoc 信号. 时钟 输出 这 数据 和
12.5 时钟 循环 在 全部 速. 拉
CS
高 之后 读-
ing 这 转换’s lsb. 之后 这 指定 最小
时间 (t
CS
),
CS
能 是 牵引的 低 又一次 至 initiate 这
next 转换.
输出 编码 和 转移 函数
这 数据 输出 从 这 max1240/max1241 是 二进制的,
和 图示 10 depicts 这 名义上的 转移 函数.
代号 transitions 出现 halfway 在 successive-
integer lsb 值. 如果 v
REF
= +2.500v, 然后 1 lsb =
610µv 或者 2.500v/4096.
____________产品 信息
连接 至 标准 接口
这 max1240/max1241 串行 接口 是 全部地 compat-
ible 和 spi/qspi 和 microwire 标准 串行
接口 (图示 11).
如果 一个 串行 接口 是 有, 设置 这 cpu’s 串行
接口 在 主控 模式 所以 这 cpu 发生 这 ser-
ial 时钟. choose 一个 时钟 频率 向上 至 2.1mhz.
1) 使用 一个 一般-目的 i/o 线条 在 这 cpu 至 拉
CS
低. 保持 sclk 低.
2) wait 这 为 这 最大 转换 时间 指定
在之前 activating sclk. alternatively, 看 为 一个 dout
rising 边缘 至 决定 这 终止 的 转换.
3) 活动 sclk 为 一个 最小 的 13 时钟 循环. 这
第一 下落 时钟 边缘 生产 这 msb 的 这
dout 转换. dout 输出 数据 transitions 在
sclk’s 下落 边缘 和 是 有 在 msb-第一 为-
mat. 注意到 这 sclk 至 dout 有效的 定时 char-
acteristic. 数据 能 是 clocked 在 这 µp 在
sclk’s rising 边缘.
4) 拉
CS
高 在 或者 之后 这 13th 下落 时钟 边缘. 如果
CS
仍然是 低, trailing zeros 是 clocked 输出 之后
这 lsb.
max1240/max1241
+2.7v, 低-电源,
12-位 串行 adcs 在 8-管脚 所以
______________________________________________________________________________________ 11
11
…
111
11
…
110
11
…
101
00
…
011
00
…
010
00
…
001
00
…
000
012 FS
输出 代号
fs - 3/2lsbinput 电压 (lsbs)
fs = v
REF
- 1lsb
1lsb =
V
REF
4096
全部-规模
转变
3
…
…
…
…
CS
SCLK
DOUT
内部的
t/h
(追踪/acquire)
t
CS0
t
CONV
t
DV
t
APR
t
STR
(支撑) (追踪/acquire)
B2 B1 B0
t
CH
t
做
t
CL
t
TR
t
CS
图示 10. 单极的 转移 函数, 全部 规模 (fs) = v
REF
-
1lsb, 零 规模 (zs) = 地
图示 9. 详细地 串行-接口 定时
: 点此下载
