7/19
¡ 半导体
msm82c53-2rs/gs/js
描述 的 管脚 功能
系统 接合
16 位
地址 总线
控制 总线
D
7
-
0
一个
1
一个
0
一个
1
一个
0
CS
8 位
RD WR
8 位
数据 总线
msm82c53-2
输出 门 CLK
计数器 #0
输出 门 CLK
计数器 #1
输出 门 CLK
计数器 #2
管脚 标识 FunctionName
D
7
- d
0
三-状态 8-位 双向的 数据 总线 使用 当 writing 控制 words
和 计数 值, 和 读 计数 值 在之上 reception 的
WR
和
RD
信号 从 cpu.
双向的
数据 总线
输入/输出
一个
0
- 一个
1
一个 的 这 三 内部的 counters 或者 这 控制 文字 寄存器 是 选择
用 一个
0
/一个
1
结合体. 这些 二 管脚 是 正常情况下 连接 至 这 二
更小的 顺序 位 的 这 地址 总线.
地址 输入 输入
RD
数据 能 是 transferred 从 msm82c53-2 至 cpu 当 这个 管脚 是 在 低
水平的.
读 输入 输入
WR
数据 能 是 transferred 从 cpu 至 msm82c53-2 当 这个 管脚 是 在 低
水平的.
写 输入 输入
CLK
0
-
2
供应 的 三 时钟 信号 至 这 三 counters 组成公司的 在
msm82c53-2.
时钟 输入 输入
门
0
-
2
控制 的 开始, 中断, 和 重新开始 的 counting 在 这 三
各自的 counters 在 一致 和 这 设置 控制 文字 内容.
门 输入 输入
输出
0
-
2
输出 的 计数器 输出 波形 在 一致 和 这 设置 模式 和
计数 值.
计数器 输出 输出
CS
数据 转移 和 这 cpu 是 使能 当 这个 管脚 是 在 低 水平的. 当
在 高 水平的, 这 数据 总线 (d
0
thru d
7
) 是 切换 至 高 阻抗
状态 在哪里 neither writing 也不 读 能 是 executed. 内部的 寄存器,
不管怎样, 仍然是 不变.
碎片 选择
输入
输入
输入/输出
: 点此下载
