AD7895
–4–
rev. 0
管脚 函数 描述
管脚 管脚
非. Mnemonic 描述
1 ref 在 电压 涉及 输入. 一个 外部 涉及 源 应当 是 连接 至 这个 管脚 至 提供 这 谈及-
ence 电压 为 这 ad7895’s 转换 处理. 这 ref 在 输入 是 缓冲 在 碎片. 这 名义上的 ref-
erence 电压 为 准确无误的 运作 的 这 ad7895 是 +2.5 v.
2V
在
相似物 输入 频道. 这 相似物 输入 范围 是
±
10 v (ad7895-10),
±
2.5 v (ad7895-3) 和 0 v 至
+2.5 v (ad7895-2).
3 地 相似物 地面. 地面 涉及 为 追踪/支撑, 比较器, 数字的 电路系统 和 dac.
4 SCLK 串行 时钟 输入. 一个 外部 串行 时钟 是 应用 至 这个 输入 至 获得 串行 数据 从 这 ad7895.
一个 新 串行 数据 位 是 clocked 输出 在 这 下落 边缘 的 这个 串行 时钟. 数据 是 有保证的 有效的 为 10 ns
之后 这个 下落 边缘 所以 那 数据 能 是 accepted 在 这 下落 边缘 当 一个 快 串行 时钟 是 使用. 这
串行 时钟 输入 应当 是 带去 低 在 这 终止 的 这 串行 数据 传递.
5 SDATA 串行 数据 输出. 串行 数据 从 这 ad7895 是 提供 在 这个 输出. 这 串行 数据 是 clocked 输出
用 这 下落 边缘 的 sclk, 但是 这 数据 能 也 是 读 在 这 下落 边缘 的 sclk. 这个 是 可能
因为 数据 位 n 是 有效的 为 一个 指定 时间 之后 这 下落 边缘 的 sclk (数据 支撑 时间)(看 图示 4).
十六 位 的 串行 数据 是 提供 和 四 leading zeros followed 用 这 12 位 的 转换 数据.
在 这 sixteenth 下落 边缘 的 sclk, 这 sdata 线条 是 使保持 为 这 数据 支撑 时间 和 然后 是 无能
(三-陈述). 输出 数据 编码 是 2s complement 为 这 ad7895-10, ad7895-3 和 笔直地 二进制的 为
这 ad7895-2.
6 BUSY 这 busy 管脚 是 使用 至 表明 当 这 部分 是 做 一个 转换. 这 busy 管脚 将 go 高 在 这
下落 边缘 的
CONVST
和 将 返回 低 当 这 转换 是 完全.
7
CONVST
转变 开始. 边缘-triggered 逻辑 输入. 在 这 下落 边缘 的 这个 输入, 这 track/hold 变得 在 它的 支撑
模式, 和 转换 是 initiated. 如果
CONVST
是 低 在 这 终止 的 转换, 这 部分 变得 在 电源-
向下 模式. 在 这个 情况, 这 rising 边缘 的
CONVST
“wakes up” 这 部分.
8V
DD
积极的 供应 电压, +5 v
±
5%.
管脚 配置
插件 和 soic
1
2
3
4
8
7
6
5
顶 视图
(不 至 规模)
AD7895
ref 在
SDATA
BUSY
CONVST
V
DD
V
在
地
SCLK
: 点此下载
